-
應(yīng)用于數(shù)字陣列的多通道波形產(chǎn)生系統(tǒng)設(shè)計(jì)
【導(dǎo)讀】數(shù)字陣列雷達(dá)(Digital Array Radar，DAR)在接收和發(fā)射模式下均采用數(shù)字波束形成(Digital Beam Forming，DBF)，實(shí)現(xiàn)射頻信號功率在空域靈活分配與接收，獲得優(yōu)良的收發(fā)波束特性，從而提升了雷達(dá)系統(tǒng)的多項(xiàng)性能
-
基于CPLD的DDS正弦信號發(fā)生器的設(shè)計(jì)
這幾天終于實(shí)現(xiàn)了DDS正弦信號的發(fā)生，限于CPLD的128宏單元不夠用也不知道怎么優(yōu)化，后來就干脆把按鍵、頻率顯示、頻率控制字交給單片機(jī)控制產(chǎn)生，再由單片機(jī)講頻率控制字傳送給CPLD，這樣就實(shí)現(xiàn)了頻率的控制。最終產(chǎn)
-
基于DDS芯片AD9852的雷達(dá)回波模擬器設(shè)計(jì)
摘要 基于直接數(shù)字頻率合成技術(shù)DDS的原理，分析了影響DDS頻率輸出的核心因素。在此基礎(chǔ)上仿真驗(yàn)證了相位累加器的位數(shù)對DDS頻率輸出的作用。介紹了一種DDS芯片AD9852并基于這種芯片提出了一種雷達(dá)回波模擬器的設(shè)計(jì)，
-
基于AD9911頻率源的設(shè)計(jì)與實(shí)現(xiàn)
摘要 設(shè)計(jì)了一種由單片機(jī)PIC18LF4520控制DDS芯片AD9911的頻率源電路。闡述了單片機(jī)控制DDS的軟硬件實(shí)現(xiàn)方法，以及AD9911內(nèi)部寄存器的配置要點(diǎn)。系統(tǒng)設(shè)計(jì)外圍電路簡單，可方便地實(shí)現(xiàn)對頻率源電路輸出頻率、相位和工作
-
基于FPGA的QPSK信號源的設(shè)計(jì)與實(shí)現(xiàn)
前言調(diào)相脈沖信號可以獲得較大的壓縮比，它作為一種常用的脈沖壓縮信號，在現(xiàn)代雷達(dá)及通信系統(tǒng)中獲得了廣泛應(yīng)用。隨著近年來軟件無線電技術(shù)和電子技術(shù)的發(fā)展，DDS(直接數(shù)字頻率合成)用于實(shí)現(xiàn)信號產(chǎn)生的應(yīng)用越來越廣。
-
基于AD9850多功能信號源的設(shè)計(jì)與實(shí)現(xiàn)
摘要：設(shè)計(jì)了一個(gè)以AT89S52為核心控制器件，直接控制兩片DDS芯片AD9850，通過并行控制方式實(shí)現(xiàn)的正弦信號發(fā)生器，并且利用差動(dòng)放大芯片AD830進(jìn)行正弦信號幅值調(diào)節(jié)。該系統(tǒng)具有頻率、相位可變，幅值可調(diào)，并且能夠輸出
-
一種射頻信號干擾器的設(shè)計(jì)
摘要：為了測試電子設(shè)備的抗干擾能力，設(shè)計(jì)了一種射頻信號干擾器，可用于產(chǎn)生406 0～406.1 MHz范圍內(nèi)的隨機(jī)干擾、點(diǎn)頻干擾和掃頻干擾信號。設(shè)計(jì)采用了直接數(shù)字頻率合成(DDS)技術(shù)，通過單片機(jī)對DDS芯片的控制，可靈活
-
基于DDS技術(shù)的實(shí)用信號源的設(shè)計(jì)（二）
4.軟件設(shè)計(jì)STM32F103ZE單片機(jī)控制AD9850產(chǎn)生頻率和相位都可控制的正弦波，頻率量由鍵盤決定，步進(jìn)量為1 Hz.A D 9 8 5 0頻率分辨率為0.029104Hz,完全能夠滿足要求.正弦號送入
-
基于DDS技術(shù)的實(shí)用信號源的設(shè)計(jì)（一）
為設(shè)計(jì)和實(shí)現(xiàn)能產(chǎn)生正弦波和方波的信號源，文中以DDS技術(shù)為基礎(chǔ)，采用直接數(shù)字頻率合成芯片AD9850作為頻率合成器的信號源設(shè)計(jì)方案.其中信號頻率可達(dá)到1Hz程控步進(jìn)，幅度程控步進(jìn)為100mV.文中給出了系統(tǒng)的主要原理框圖.硬件電路圖以及軟件程序圖，并給出了系統(tǒng)測試結(jié)果和誤差分析.
-
一種用于FPGA的改進(jìn)算法弱化了方波重影
直接數(shù)字頻率合成技術(shù)（DDS）作為第三代頻率合成技術(shù)，廣泛應(yīng)用于儀器儀表、通信、雷達(dá)等領(lǐng)域?；贒DS技術(shù)設(shè)計(jì)的頻率合成器輸出方波時(shí)，存在明顯的重影現(xiàn)象，這直接影響了方波的質(zhì)量。對方波重影出現(xiàn)的原因進(jìn)行了分析，并提出一種適用于FPGA的改進(jìn)算法，較好地弱化了方波重影。
-
基于NiosⅡ的超聲電機(jī)驅(qū)動(dòng)控制電路
摘要：針對直線超聲電機(jī)的特點(diǎn)，設(shè)計(jì)了一種以FPGA為核心、基于SOPC技術(shù)和NiosⅡ軟核處理器的新型超聲電機(jī)驅(qū)動(dòng)控制器，以控制直線型超聲電機(jī)的速度和位移。該驅(qū)動(dòng)控制器把CPU、DDS模塊以及光柵反饋計(jì)數(shù)模塊都集成在一
-
基于FPGA和DDS的數(shù)字調(diào)制信號發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)
摘要：為了提高數(shù)字調(diào)制信號發(fā)生器的頻率準(zhǔn)確度和穩(wěn)定度，并使其相關(guān)技術(shù)參數(shù)靈活可調(diào)，提出了基于FPGA和DDS技術(shù)的數(shù)字調(diào)制信號發(fā)生器設(shè)計(jì)方法。利用Matlab／Simulink、DSP Builder、QuartusⅡ3個(gè)工具軟件，進(jìn)行基本
-
基于DDS幅相調(diào)制的多點(diǎn)目標(biāo)回波信號的研究
基于單片DDS器件AD9910,設(shè)計(jì)并實(shí)現(xiàn)了多目標(biāo)雷達(dá)回波模擬器。討論了LFM多目標(biāo)回波信號的特征，并結(jié)合AD9910器件功能，提出了采用DDS頻率掃描模式產(chǎn)生LFM信號，同時(shí)通過DDS并行數(shù)據(jù)端口輸入幅相調(diào)制信息，模擬產(chǎn)生多目標(biāo)LFM回波。經(jīng)過對仿真和實(shí)測數(shù)據(jù)的分析，驗(yàn)證了方法的有效性。所提方法設(shè)計(jì)簡單，信號質(zhì)量良好，不增加額外硬件即可實(shí)現(xiàn)多點(diǎn)目標(biāo)模擬功能，在雷達(dá)系統(tǒng)調(diào)試方面具有重要的應(yīng)用價(jià)值。
-
基于數(shù)字頻率合成DDS的正弦信號發(fā)生器設(shè)計(jì)
1 引言直接數(shù)字頻率合成DDS(Direct Digital Syndaesis)是實(shí)現(xiàn)數(shù)字化的一項(xiàng)關(guān)鍵技術(shù)，廣泛應(yīng)用于電信與電子儀器領(lǐng)域DDS通常是在CPLD或FPGA內(nèi)設(shè)置邏輯電路實(shí)現(xiàn)的，但由于DDS輸
-
基于DDS技術(shù)的波形設(shè)計(jì)
摘要：針對數(shù)字基帶信號的特點(diǎn)和通信系統(tǒng)對信號傳輸?shù)囊?，利用DDS數(shù)字頻率合成技術(shù)進(jìn)行波形設(shè)計(jì)。采用了ADI公司的AD9958芯片為核心設(shè)計(jì)實(shí)現(xiàn)了全數(shù)字頻率合成器，構(gòu)建了具備FSK調(diào)制，PSK調(diào)制及線性掃描功能的全數(shù)字
-
基于DDS技術(shù)的波形發(fā)生器設(shè)計(jì)與仿真
本文介紹了基于FPGA技術(shù)的DDS波形發(fā)生器的原理與設(shè)計(jì)，并利用SignalTapII嵌入式邏輯分析儀對正弦波、三角波、方波、鋸齒波進(jìn)行仿真驗(yàn)證。實(shí)驗(yàn)結(jié)果表明，利用FPGA能在很短時(shí)間內(nèi)快速構(gòu)建任意波形，提高了設(shè)計(jì)效率，具有實(shí)際應(yīng)用價(jià)值。
-
基于DDS的正弦信號發(fā)生器的設(shè)計(jì)
摘要：文章介紹了一種基于DDS的正弦信號發(fā)生器的設(shè)計(jì)方法，對此正弦信號發(fā)生器的硬件部分進(jìn)行了詳細(xì)的論述，并給出了系統(tǒng)的軟件流程框圖。仿真及硬件驗(yàn)證的結(jié)果表明，此正弦信號發(fā)生器精度高，抗干擾性好，可作為一般
-
調(diào)頻電流源技術(shù)的研究
調(diào)頻電流源是一種頻率可以改變的電流源,ARM控制DDS輸出一個(gè)頻率以及幅度可調(diào)的正弦電壓信號,DDS輸出信號再經(jīng)過濾波以及V/I 轉(zhuǎn)換得到一個(gè)正弦電流信號,其電流幅度輸出范圍為0~20 mA,頻率范圍為0~1 MHz.詳細(xì)講述了該調(diào)頻電流源實(shí)現(xiàn)的重要技術(shù)以及相應(yīng)的公式推導(dǎo).對所設(shè)計(jì)的調(diào)頻電流源電路的性能進(jìn)行了仿真,仿真結(jié)果表明,其輸出頻率0~1 MHz.幅度0~20 mA內(nèi)可調(diào),符合設(shè)計(jì)的要求.該電路精度高,穩(wěn)定性好.
-
基于FPGA的實(shí)驗(yàn)室可重構(gòu)信號源的設(shè)計(jì)
摘要 介紹了以直接頻率合成技術(shù)DDS為基礎(chǔ)的信號發(fā)生器基本工作原理及設(shè)計(jì)過程，并以單片機(jī)和FPGA為核心實(shí)現(xiàn)了波形、頻率、幅值均可調(diào)節(jié)的信號發(fā)生器設(shè)計(jì)。經(jīng)測試驗(yàn)證，該信號發(fā)生器取得了理想的結(jié)果，達(dá)到了設(shè)計(jì)要求
-
DSP 在電源設(shè)計(jì)中的應(yīng)用
采用分立元件或CPLD、FPGA 進(jìn)行電源的信號發(fā)生和測量的設(shè)計(jì)，會(huì)增加硬件設(shè)計(jì)復(fù)雜程度，延長開發(fā)周期。為了簡化電源信號發(fā)生及測量的硬件設(shè)計(jì)，縮短開發(fā)周期，本文提出一種基于DSP 的嵌入式操作平臺，采用DDS( 直接數(shù)字式頻率合成器) 及乘法器矢量測量技術(shù)的設(shè)計(jì)方案。該方案利用DSP 的高速運(yùn)算能力，通過實(shí)時(shí)計(jì)算來實(shí)現(xiàn)分立元件或CPLD、FPGA 的硬件邏輯功能。實(shí)驗(yàn)結(jié)果表明該方案切實(shí)可行。
- 知識變現(xiàn)正當(dāng)時(shí)，上傳資料贏紅包【辭舊迎新】
- ST首款邊緣AI通用MCU震撼登場， 設(shè)計(jì)創(chuàng)意DIY解鎖你的AI芯片創(chuàng)想力
- MAX30134讓血糖監(jiān)測系統(tǒng)更輕松與舒適，挑戰(zhàn)趣味測試
- 了解PI門柵極驅(qū)動(dòng)器，挑戰(zhàn)趣味拼圖游戲
- MPS粉絲團(tuán)招募，邀您解鎖新能源電源“芯”技術(shù)
- 我與貿(mào)澤不得不說的秘密——BOM與搜索功能，讓選型和采購更絲滑更高效
- 加入Vishay電子學(xué)習(xí)社，優(yōu)質(zhì)資源限時(shí)免費(fèi)放送
