3D堆疊

關(guān)注人關(guān)注

我要報(bào)錯(cuò)

三星采用3D堆疊技術(shù)的固態(tài)硬盤850 EVO曝光

3D堆疊的TLC閃存有木有，三星850 EVO終于來了。其實(shí)三星早在7月初就宣布了新一代高端固態(tài)硬盤850 EVO，會(huì)采用3D立體堆疊的V-NAND TLC閃存顆粒，但卻一直沒有正式發(fā)布，相關(guān)資料也是從未公開。三星850 EVO固態(tài)硬盤規(guī)格

智能硬件
2014-10-29

三星固態(tài)硬盤 EV 3D堆疊
IBM演示3D堆疊內(nèi)部水冷芯片

【導(dǎo)讀】IBM演示3D堆疊內(nèi)部水冷芯片 IBM實(shí)驗(yàn)室和柏林弗勞恩霍夫研究院（Fraunhofer Institute）合作，日前向外界展示了一款采用3D堆疊技術(shù)，并在芯片內(nèi)部實(shí)現(xiàn)直接水冷散熱的原型芯片。該芯片使用3D堆疊技術(shù)

半導(dǎo)體
2014-06-09

IBM 芯片 BSP 3D堆疊
摩爾定律的救贖：3D堆疊技術(shù)

【導(dǎo)讀】隨著集成電路產(chǎn)業(yè)的發(fā)展，硅芯片的很多層已經(jīng)逼近原子級(jí)別。芯片技術(shù)未來的發(fā)展可能終將面對(duì)無法逾越的障礙。業(yè)界進(jìn)行了很多改變，鋁取代了銅;CMP技術(shù)被引入;高K鉿氧化物取代硅氧化物作為晶體管(門)的基礎(chǔ);移

半導(dǎo)體
2014-06-06

摩爾定律晶圓廠 BSP 3D堆疊
TSMC 和 Cadence 合作開發(fā)3D-IC參考流程以實(shí)現(xiàn)真正的3D堆疊

【導(dǎo)讀】【中國(guó)，2013年9月25日】——全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ：CDNS)今天宣布，臺(tái)積電與Cadence合作開發(fā)出了3D-IC參考流程，該流程帶有創(chuàng)新的真正3D堆疊。全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)

半導(dǎo)體
2013-10-01

IC CADENCE TSMC 3D堆疊
TSMC 和 Cadence 合作開發(fā)3D-IC以實(shí)現(xiàn)3D堆疊

【中國(guó)，2013年9月25日】——全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司（NASDAQ：CDNS）今天宣布，臺(tái)積電與Cadence合作開發(fā)出了3D-IC參考流程，該流程帶有創(chuàng)新的真正3D堆疊。該流程通過基于Wide I/O接口的3D堆疊

消費(fèi)電子
2013-09-26

IC CADENCE TSMC 3D堆疊
TSMC和Cadence合作開發(fā)3D-IC參考流程以實(shí)現(xiàn)真正的3D堆疊

近日消息，Cadence設(shè)計(jì)系統(tǒng)公司宣布，與臺(tái)積電合作開發(fā)出了3D-IC參考流程，該流程帶有創(chuàng)新的真正3D堆疊。該流程通過基于Wide I/O接口的3D堆疊，在邏輯搭載存儲(chǔ)器設(shè)計(jì)上進(jìn)行了驗(yàn)證，可實(shí)現(xiàn)多塊模的整合。它將臺(tái)積電的

模擬
2013-09-26

IC CADENCE TSMC 3D堆疊
真正3D堆疊臺(tái)積電與Cadence合作開發(fā)出3D-IC參考流程

Cadence設(shè)計(jì)系統(tǒng)公司近日宣布，臺(tái)積電與Cadence合作開發(fā)出了3D-IC參考流程，該流程帶有創(chuàng)新的真正3D堆疊。該流程通過基于Wide I/O接口的3D堆疊，在邏輯搭載存儲(chǔ)器設(shè)計(jì)上進(jìn)行了驗(yàn)證，可實(shí)現(xiàn)多塊模的整合。它將臺(tái)積電

電子設(shè)計(jì)自動(dòng)化
2013-09-26

臺(tái)積電 IC CADENCE 3D堆疊
TSMC和Cadence 合作開發(fā)3D-IC參考流程以實(shí)現(xiàn)3D堆疊

21ic訊 Cadence設(shè)計(jì)系統(tǒng)公司日前宣布，臺(tái)積電與Cadence合作開發(fā)出了3D-IC參考流程，該流程帶有創(chuàng)新的真正3D堆疊。該流程通過基于Wide I/O接口的3D堆疊，在邏輯搭載存儲(chǔ)器設(shè)計(jì)上進(jìn)行了驗(yàn)證，可實(shí)現(xiàn)多塊模的整合。它

消費(fèi)電子
2013-09-26

IC CADENCE TSMC 3D堆疊
TSMC和Cadence合作開發(fā)3D-IC參考流程以實(shí)現(xiàn)真正的3D堆疊

新參考流程增強(qiáng)了CoWoSTM (chip-on-wafer-on-substrate)芯片設(shè)計(jì) 使用帶3D堆疊的邏輯搭載存儲(chǔ)器進(jìn)行過流程驗(yàn)證全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ：CDNS)今天宣布，臺(tái)積電與Cadence合作開發(fā)出了3D

電子設(shè)計(jì)自動(dòng)化
2013-09-26

IC CADENCE TSMC 3D堆疊
TSMC和Cadence合作開發(fā)3D-IC參考流程以實(shí)現(xiàn)3D堆疊

全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ：CDNS)日前宣布，臺(tái)積電與Cadence合作開發(fā)出了3D-IC參考流程，該流程帶有創(chuàng)新的真正3D堆疊。該流程通過基于Wide I/O接口的3D堆疊，在邏輯搭載存儲(chǔ)器設(shè)計(jì)上進(jìn)行了

模擬
2013-09-26

IC CADENCE TSMC 3D堆疊
導(dǎo)入TSV制程技術(shù)　模擬芯片邁向3D堆疊架構(gòu)

類比積體電路設(shè)計(jì)也將進(jìn)入三維晶片(3D IC)時(shí)代。在數(shù)位晶片開發(fā)商成功量產(chǎn)3D IC方案后，類比晶片公司也積極建置類比3D IC生產(chǎn)線，期透過矽穿孔(TSV)與立體堆疊技術(shù)，在單一封裝內(nèi)整合采用不同制程生產(chǎn)的異質(zhì)類比元件

模擬
2013-09-17

芯片模擬制程技術(shù) 3D堆疊
導(dǎo)入TSV制程技術(shù) 模擬芯片邁向3D堆疊架構(gòu)

類比積體電路設(shè)計(jì)也將進(jìn)入三維晶片(3D IC)時(shí)代。在數(shù)位晶片開發(fā)商成功量產(chǎn)3D IC方案后，類比晶片公司也積極建置類比3D IC生產(chǎn)線，期透過矽穿孔(TSV)與立體堆疊技術(shù)，在單一封裝內(nèi)整合采用不同制程生產(chǎn)的異質(zhì)類比元件

消費(fèi)電子
2013-09-17

芯片模擬制程技術(shù) 3D堆疊
FPGA制霸市場(chǎng)決勝關(guān)鍵：28納米3D堆疊及SoC系統(tǒng)化

FPGA 市場(chǎng)對(duì)于28納米的爭(zhēng)霸，已經(jīng)從幾年前的藍(lán)圖布局到產(chǎn)品試制再到目前已正式量產(chǎn)，同時(shí)這也宣告FPGA真正走入了28納米制程的新階段。包括 Altera、Xilinx、Lattice在內(nèi)的主要FPGA廠商紛紛端出28納米FPGA大餐，意圖喂飽市場(chǎng)那張饑渴的大嘴。說的夸張點(diǎn)，似乎28納米與FPGA劃上等號(hào)。只要擁有28納米產(chǎn)品，就象征了該廠家所擁有足夠的技術(shù)實(shí)力與研發(fā)創(chuàng)新。而端不出這道菜，似乎在市場(chǎng)競(jìng)爭(zhēng)中就少了能抓住客戶胃口以及與對(duì)手抗衡的利器。

電子設(shè)計(jì)自動(dòng)化
2012-10-25

FPGA ASIC SOC系統(tǒng) 3D堆疊
FPGA從配角變主角 28納米3D堆疊讓FPGA如虎添翼

FPGA走入28納米制程之后，不僅功能與整合度能超越傳統(tǒng)FPGA，最重要的是，產(chǎn)品性價(jià)比也進(jìn)一步逼近ASSP與ASIC。這意義在于，過去FPGA在系統(tǒng)中的定位，主要是協(xié)助ASIC、ASSP等核心處理器來處理數(shù)據(jù)、提供I/O擴(kuò)充等功能，其定位是『配角』;但走入28納米制程之后，F(xiàn)PGA可突破以往功耗過高的問題，成為高性能、低功耗以及小尺寸的代名詞。

電子設(shè)計(jì)自動(dòng)化
2012-10-25

FPGA ASIC ASSP 3D堆疊
整合度再往上翻　MCU導(dǎo)入3D堆疊制程

微控制器(MCU)整合度將再上一層樓。為滿足智慧電表對(duì)于高整合度微控制器的需求，微控制器業(yè)者已計(jì)劃導(dǎo)入3D堆疊制程技術(shù)，進(jìn)一步縮小晶片尺寸、降低功耗，同時(shí)解決散熱問題。德州儀器亞洲區(qū)市場(chǎng)開發(fā)經(jīng)理陳俊宏表

模擬
2012-06-04

微控制器 MCU 電表 3D堆疊
3D芯片堆疊技術(shù)現(xiàn)狀

盡管最近幾年以TSV穿硅互聯(lián)為代表的3D芯片技術(shù)在各媒體上的出鏡率極高，但許多人都懷疑這種技術(shù)到底有沒有可能付諸實(shí)用，而且這項(xiàng)技術(shù)的實(shí)際發(fā)展速度也相對(duì)緩慢，目前很大程度上仍停留在“紙上談兵”的階段

電子設(shè)計(jì)自動(dòng)化
2012-04-28

芯片堆疊 IDE 3D芯片 3D堆疊
3D芯片堆疊技術(shù)現(xiàn)狀

盡管最近幾年以TSV穿硅互聯(lián)為代表的3D芯片技術(shù)在各媒體上的出鏡率極高，但許多人都懷疑這種技術(shù)到底有沒有可能付諸實(shí)用，而且這項(xiàng)技術(shù)的實(shí)際發(fā)展速度也相對(duì)緩慢，目前很大程度上仍停留在“紙上談兵”的階段

數(shù)字電源
2012-04-26

芯片堆疊 IDE 3D芯片 3D堆疊
IMEC驗(yàn)證熱模型可用于商用3D堆疊芯片設(shè)計(jì)

IMEC的研究人員表示，他們已證實(shí)其3D設(shè)計(jì)工具中有適當(dāng)?shù)臒崮Ｐ?，可用于下一?D堆疊芯片的設(shè)計(jì)。其3D堆疊看來很接近未來的商用化芯片了。它在頂端以硅穿孔(TSV)和微凸塊(micro-bumps)技術(shù)整合了IMEC專有邏輯CMOS IC與

模擬
2011-07-15

芯片設(shè)計(jì) 溫度模型 3D堆疊
3D芯片工程師你與設(shè)計(jì)流程俱進(jìn)嗎？

Imec和Atrenta聯(lián)手為3D堆疊芯片開發(fā)先進(jìn)的規(guī)劃和分割設(shè)計(jì)流程，在芯片設(shè)計(jì)過程的早期就實(shí)現(xiàn)精準(zhǔn)的分塊和原型設(shè)計(jì)。這一早期的動(dòng)作不僅有助于實(shí)現(xiàn)低成本的3D系統(tǒng)，還能通過減少設(shè)計(jì)迭代的數(shù)量縮短面市時(shí)間。從多個(gè)方面

半導(dǎo)體
2011-06-23

工程師芯片設(shè)計(jì) 3D芯片 3D堆疊
淺談3D芯片堆疊技術(shù)現(xiàn)狀

盡管最近幾年以TSV穿硅互聯(lián)為代表的3D芯片技術(shù)在各媒體上的出鏡率極高，但許多人都懷疑這種技術(shù)到底有沒有可能付諸實(shí)用，而且這項(xiàng)技術(shù)的實(shí)際發(fā)展速度也相對(duì)緩慢，目前很大程度上仍停留在“紙上談兵”的階段

電子設(shè)計(jì)自動(dòng)化
2011-04-20

芯片堆疊 IDE 3D芯片 3D堆疊

3D堆疊

三星采用3D堆疊技術(shù)的固態(tài)硬盤850 EVO曝光

IBM演示3D堆疊內(nèi)部水冷芯片

摩爾定律的救贖：3D堆疊技術(shù)

TSMC 和 Cadence 合作開發(fā)3D-IC參考流程以實(shí)現(xiàn)真正的3D堆疊

TSMC 和 Cadence 合作開發(fā)3D-IC以實(shí)現(xiàn)3D堆疊

TSMC和Cadence合作開發(fā)3D-IC參考流程以實(shí)現(xiàn)真正的3D堆疊

真正3D堆疊臺(tái)積電與Cadence合作開發(fā)出3D-IC參考流程

TSMC和Cadence 合作開發(fā)3D-IC參考流程以實(shí)現(xiàn)3D堆疊

TSMC和Cadence合作開發(fā)3D-IC參考流程以實(shí)現(xiàn)真正的3D堆疊

TSMC和Cadence合作開發(fā)3D-IC參考流程以實(shí)現(xiàn)3D堆疊

導(dǎo)入TSV制程技術(shù)　模擬芯片邁向3D堆疊架構(gòu)

導(dǎo)入TSV制程技術(shù) 模擬芯片邁向3D堆疊架構(gòu)

FPGA制霸市場(chǎng)決勝關(guān)鍵：28納米3D堆疊及SoC系統(tǒng)化

FPGA從配角變主角 28納米3D堆疊讓FPGA如虎添翼

整合度再往上翻　MCU導(dǎo)入3D堆疊制程

3D芯片堆疊技術(shù)現(xiàn)狀

3D芯片堆疊技術(shù)現(xiàn)狀

IMEC驗(yàn)證熱模型可用于商用3D堆疊芯片設(shè)計(jì)

3D芯片工程師你與設(shè)計(jì)流程俱進(jìn)嗎？

淺談3D芯片堆疊技術(shù)現(xiàn)狀

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻