CADENCE

關(guān)注人關(guān)注

我要報(bào)錯(cuò)

瑞昱獲Cadence Tensilica HiFi 音頻/語(yǔ)音DSP IP內(nèi)核授權(quán)

Cadence設(shè)計(jì)系統(tǒng)公司今天宣布，瑞昱半導(dǎo)體公司(Realtek Semiconductor Corp)獲得Cadence Tensilica(Cadence® Tensilica®)授權(quán)，可使用HiFi 音頻/語(yǔ)音DSP(數(shù)字信號(hào)處理器)IP內(nèi)核，配合Sensory公司(IC和嵌入

電子設(shè)計(jì)自動(dòng)化
2013-08-23

DSP CADENCE HIFI TENSILICA
華力微電子基于Cadence數(shù)字工具開(kāi)發(fā)55納米參考設(shè)計(jì)流程

Cadence設(shè)計(jì)系統(tǒng)公司與上海華力微電子有限公司，今天共同宣布華力微電子基于Cadence Encounter數(shù)字技術(shù)交付出55納米平臺(tái)的參考設(shè)計(jì)流程。從現(xiàn)在起，華力微電子首次在其已建立的55 納米工藝平臺(tái)上實(shí)現(xiàn)了從 RTL到GDSII

消費(fèi)電子
2013-08-23

微電子 COUNTER CADENCE
瑞昱獲授權(quán)使用Cadence Tensilica HiFi 音頻/語(yǔ)音DSP IP內(nèi)核

Cadence設(shè)計(jì)系統(tǒng)公司日前宣布，瑞昱半導(dǎo)體公司(Realtek Semiconductor Corp)獲得Cadence Tensilica(Cadence® Tensilica®)授權(quán)，可使用HiFi 音頻/語(yǔ)音DSP(數(shù)字信號(hào)處理器)IP內(nèi)核，配合Sensory公司(IC和嵌入式

消費(fèi)電子
2013-08-23

DSP CADENCE HIFI TENSILICA
瑞昱獲授權(quán)使用Cadence Tensilica HiFi 音頻/語(yǔ)音DSP IP內(nèi)核

21ic訊 Cadence設(shè)計(jì)系統(tǒng)公司日前宣布，瑞昱半導(dǎo)體公司(Realtek Semiconductor Corp)獲得Cadence Tensilica(Cadence® Tensilica®)授權(quán)，可使用HiFi 音頻/語(yǔ)音DSP(數(shù)字信號(hào)處理器)IP內(nèi)核，配合Sensory公司(I

消費(fèi)電子
2013-08-22

DSP CADENCE HIFI TENSILICA
華力微電子基于Cadence Encounter數(shù)字技術(shù)交付55nm平臺(tái)參考設(shè)計(jì)流程

Cadence設(shè)計(jì)系統(tǒng)公司與上海華力微電子有限公司，今天共同宣布華力微電子基于Cadence ® Encounter®數(shù)字技術(shù)交付出55納米平臺(tái)的參考設(shè)計(jì)流程。從現(xiàn)在起，華力微電子首次在其已建立的55 納米工藝平臺(tái)上實(shí)現(xiàn)了從

電子設(shè)計(jì)自動(dòng)化
2013-08-16

微電子 COUNTER CADENCE
華力微電子開(kāi)發(fā)55納米平臺(tái)的參考設(shè)計(jì)流程

21ic訊 Cadence設(shè)計(jì)系統(tǒng)公司與上海華力微電子有限公司，今天共同宣布華力微電子基于Cadence ® Encounter® 數(shù)字技術(shù)交付出55納米平臺(tái)的參考設(shè)計(jì)流程。從現(xiàn)在起，華力微電子首次在其已建立的55 納米工藝平臺(tái)上

半導(dǎo)體
2013-08-16

微電子 COUNTER CADENCE
意法半導(dǎo)體(ST)、ARM和Cadence三方合作虛擬原型的研發(fā)

【導(dǎo)讀】意法半導(dǎo)體、ARM和Cadence Design Systems公司天宣布，三方已向Accellera系統(tǒng)促進(jìn)會(huì)(Accellera Systems Initiative)的SystemC語(yǔ)言工作組提交了三個(gè)新的技術(shù)方案。此次三方合作將進(jìn)一步提高不同模型工具之間的

半導(dǎo)體
2013-08-12

ARM 意法半導(dǎo)體 ST CADENCE
瑞薩介紹IC和封裝的整合設(shè)計(jì)環(huán)境，支持2.5維及三維封裝

在Cadence Design Systems公司和INNOTECH公司于2013年7月19日在日本橫濱市舉辦的“CDNLive Japan 2013”上，瑞薩電子的模擬設(shè)計(jì)技術(shù)開(kāi)發(fā)部主任永野民雄發(fā)表演講，介紹了該公司的IC和封裝的整合設(shè)計(jì)環(huán)境。永野介紹說(shuō)，

模擬
2013-08-12

封裝 IC SIP CADENCE
ST、ARM和Cadence聯(lián)合向Accellera 系統(tǒng)促進(jìn)會(huì)提交三個(gè)新方案

21ic訊意法半導(dǎo)體、ARM和 Cadence Design Systems公司宣布，三方已向Accellera系統(tǒng)促進(jìn)會(huì)(Accellera Systems Initiative)的SystemC語(yǔ)言工作組提交了三個(gè)新的技術(shù)方案。此次三方合作將進(jìn)一步提高不同模型工具之間的

模擬
2013-08-05

ARM ST AC CADENCE
ST、ARM、 Cadence聯(lián)合提高不同模型工具之間的互通性

意法半導(dǎo)體、ARM和 Cadence Design Systems公司天宣布，三方已向Accellera系統(tǒng)促進(jìn)會(huì)(Accellera Systems Initiative)的SystemC語(yǔ)言工作組提交了三個(gè)新的技術(shù)方案。此次三方合作將進(jìn)一步提高不同模型工具之間的互通性

電子設(shè)計(jì)自動(dòng)化
2013-08-05

ARM 模型 ST CADENCE
Cadence推全新用于PCIe 3.0的SpeedBridge Adapter

Cadence設(shè)計(jì)系統(tǒng)公司今天宣布推出全新用于PCIe 3.0的SpeedBridge Adapter。它為設(shè)計(jì)師們提供了一個(gè)重要的工具，來(lái)驗(yàn)證和確認(rèn)他們的PCI Express (PCIe) 設(shè)計(jì)。這一全新適配器在搭配Cadence Palladium Verification Co

電子設(shè)計(jì)自動(dòng)化
2013-07-31

BRIDGE PCIE ADAPTER CADENCE
Cadence全新SpeedBridge Adapter實(shí)現(xiàn)對(duì)PCIe 3.0設(shè)計(jì)的確認(rèn)和驗(yàn)證

21ic訊—全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司今天宣布推出全新用于PCIe 3.0的SpeedBridge® Adapter。它為設(shè)計(jì)師們提供了一個(gè)重要的工具，來(lái)驗(yàn)證和確認(rèn)他們的PCI Express (PCIe) 設(shè)計(jì)。這一全新適配

模擬
2013-07-30

BRIDGE PCIE ADAPTER CADENCE
聯(lián)電采用益華DFM Signoff設(shè)計(jì)流程

益華宣布經(jīng)過(guò)廣泛的基準(zhǔn)測(cè)試后，聯(lián)華電子已經(jīng)采用Cadence設(shè)計(jì)中(In-design)與signoff DFM(Design-for-manufacturing)流程，執(zhí)行28奈米(nm)制程設(shè)計(jì)的實(shí)體signoff與電子變異性最佳化。這個(gè)流程解決隨機(jī)與系統(tǒng)良率問(wèn)題

模擬
2013-07-24

聯(lián)電 DFM DESIGN CADENCE
創(chuàng)意、聯(lián)電運(yùn)用Cadence技術(shù)克服先進(jìn)制程設(shè)計(jì)挑戰(zhàn)

益華電腦(Cadence Design Systems)近日宣布兩項(xiàng)成功合作案例，其一為設(shè)計(jì)服務(wù)業(yè)者創(chuàng)意電子(GUC)運(yùn)用Cadence Encounter數(shù)位設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)(Digital Implementation System，EDI)與Cadence Litho Physical Analyzer，成功

電子設(shè)計(jì)自動(dòng)化
2013-07-24

先進(jìn)制程聯(lián)電 DFM CADENCE
Cadence協(xié)助創(chuàng)意、聯(lián)電克服先進(jìn)制程設(shè)計(jì)挑戰(zhàn)

益華電腦(Cadence Design Systems)近日宣布兩項(xiàng)成功合作案例，其一為設(shè)計(jì)服務(wù)業(yè)者創(chuàng)意電子(GUC)運(yùn)用Cadence Encounter數(shù)位設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)(Digital Implementation System，EDI)與Cadence Litho Physical Analyzer，成功

消費(fèi)電子
2013-07-23

先進(jìn)制程聯(lián)電 DFM CADENCE
Cadence協(xié)助創(chuàng)意、聯(lián)電克服先進(jìn)制程設(shè)計(jì)挑戰(zhàn)

益華電腦(Cadence Design Systems)近日宣布兩項(xiàng)成功合作案例，其一為設(shè)計(jì)服務(wù)業(yè)者創(chuàng)意電子(GUC)運(yùn)用Cadence Encounter數(shù)位設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)(Digital Implementation System，EDI)與Cadence Litho Physical Analyzer，成功

電子設(shè)計(jì)自動(dòng)化
2013-07-23

先進(jìn)制程聯(lián)電 DFM CADENCE
迎接先進(jìn)制程挑戰(zhàn)　Cadence強(qiáng)調(diào)創(chuàng)新與合作

EDA供應(yīng)商益華電腦(Cadence)的年度技術(shù)研討會(huì) CDNLive 臺(tái)灣場(chǎng)次，于本月上旬在新竹圓滿(mǎn)落幕；本年度的研討會(huì)除了邀集來(lái)自臺(tái)積電(TSMC)、智原(Faraday)、ARM等大廠(chǎng)的高階主管發(fā)表專(zhuān)題演說(shuō)，亦安排了多場(chǎng)由創(chuàng)意(GUC)、

模擬
2013-07-23

研討會(huì) 先進(jìn)制程臺(tái)積電 CADENCE
Cadence協(xié)助創(chuàng)意、聯(lián)電克服先進(jìn)制程設(shè)計(jì)挑戰(zhàn)

益華電腦(Cadence Design Systems)近日宣布兩項(xiàng)成功合作案例，其一為設(shè)計(jì)服務(wù)業(yè)者創(chuàng)意電子(GUC)運(yùn)用Cadence Encounter數(shù)位設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)(Digital Implementation System，EDI)與Cadence Litho Physical Analyzer，成功

模擬
2013-07-22

先進(jìn)制程聯(lián)電 DFM CADENCE
聯(lián)華電28nm節(jié)點(diǎn)采用Cadence物理和電學(xué)制造性設(shè)計(jì)簽收

Cadence設(shè)計(jì)系統(tǒng)公司昨日宣布，歷經(jīng)廣泛的基準(zhǔn)測(cè)試后，半導(dǎo)體制造商聯(lián)華電子(UMC)已采用Cadence“設(shè)計(jì)內(nèi)”和“簽收”可制造性設(shè)計(jì)(DFM)流程對(duì)28納米設(shè)計(jì)進(jìn)行物理簽收和電學(xué)變量?jī)?yōu)化。該流程既解

電子設(shè)計(jì)自動(dòng)化
2013-07-19

節(jié)點(diǎn) 聯(lián)華 DFM CADENCE
Cadence采用全新Virtuoso版圖套件大幅加快芯片設(shè)計(jì)

摘要：· Cadence 可支持電學(xué)感知設(shè)計(jì)(EAD)的版圖套件，(EAD)在版圖繪制過(guò)程中可實(shí)現(xiàn)實(shí)時(shí)寄生參數(shù)提取，從而為工程師們節(jié)省從數(shù)天到數(shù)周不等的設(shè)計(jì)時(shí)間。· 新產(chǎn)品和方法學(xué)減少了進(jìn)行多次設(shè)計(jì)反復(fù)和&ldq

電子設(shè)計(jì)自動(dòng)化
2013-07-17

工程師芯片設(shè)計(jì) VIRTUOSO CADENCE

首頁(yè) 上一頁(yè) 10 11 12 13 14 15 16 17 18 19 下一頁(yè) 尾頁(yè)

CADENCE

瑞昱獲Cadence Tensilica HiFi 音頻/語(yǔ)音DSP IP內(nèi)核授權(quán)

華力微電子基于Cadence數(shù)字工具開(kāi)發(fā)55納米參考設(shè)計(jì)流程

瑞昱獲授權(quán)使用Cadence Tensilica HiFi 音頻/語(yǔ)音DSP IP內(nèi)核

瑞昱獲授權(quán)使用Cadence Tensilica HiFi 音頻/語(yǔ)音DSP IP內(nèi)核

華力微電子基于Cadence Encounter數(shù)字技術(shù)交付55nm平臺(tái)參考設(shè)計(jì)流程

華力微電子開(kāi)發(fā)55納米平臺(tái)的參考設(shè)計(jì)流程

意法半導(dǎo)體(ST)、ARM和Cadence三方合作虛擬原型的研發(fā)

瑞薩介紹IC和封裝的整合設(shè)計(jì)環(huán)境，支持2.5維及三維封裝

ST、ARM和Cadence聯(lián)合向Accellera 系統(tǒng)促進(jìn)會(huì)提交三個(gè)新方案

ST、ARM、 Cadence聯(lián)合提高不同模型工具之間的互通性

Cadence推全新用于PCIe 3.0的SpeedBridge Adapter

Cadence全新SpeedBridge Adapter實(shí)現(xiàn)對(duì)PCIe 3.0設(shè)計(jì)的確認(rèn)和驗(yàn)證

聯(lián)電采用益華DFM Signoff設(shè)計(jì)流程

創(chuàng)意、聯(lián)電運(yùn)用Cadence技術(shù)克服先進(jìn)制程設(shè)計(jì)挑戰(zhàn)

Cadence協(xié)助創(chuàng)意、聯(lián)電克服先進(jìn)制程設(shè)計(jì)挑戰(zhàn)

Cadence協(xié)助創(chuàng)意、聯(lián)電克服先進(jìn)制程設(shè)計(jì)挑戰(zhàn)

迎接先進(jìn)制程挑戰(zhàn)　Cadence強(qiáng)調(diào)創(chuàng)新與合作

Cadence協(xié)助創(chuàng)意、聯(lián)電克服先進(jìn)制程設(shè)計(jì)挑戰(zhàn)

聯(lián)華電28nm節(jié)點(diǎn)采用Cadence物理和電學(xué)制造性設(shè)計(jì)簽收

Cadence采用全新Virtuoso版圖套件大幅加快芯片設(shè)計(jì)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(hù)(人)

熱門(mén)活動(dòng)

課程視頻