CADENCE

關(guān)注人關(guān)注

我要報錯

Cadence Tempus時序簽收方案簡化和加速復(fù)雜IC開發(fā)

為設(shè)計收斂和簽收提供前所未有的性能和容量為簡化和加速復(fù)雜IC的開發(fā)，近日Cadence 設(shè)計系統(tǒng)公司推出Tempus 時序簽收解決方案。這是一款新的靜態(tài)時序分析與收斂工具，旨在幫助系統(tǒng)級芯片 (SoC) 開發(fā)者加速時序收斂，

電子設(shè)計自動化
2013-05-22

時序 CADENCE MPU TE
Cadence推出Tempus™時序簽收解決方案為設(shè)計收斂和簽收提供前所未有的性能和容量

要點(diǎn)： Tempus™時序簽收解決方案提供的性能比傳統(tǒng)的時序分析解決方案提升了一個數(shù)量級。可擴(kuò)展性，能夠?qū)哂猩蟽|個實(shí)例的設(shè)計進(jìn)行全扁平化分析。集成的簽收精度的

功率器件
2013-05-21

時序 CADENCE MPU TE
再擴(kuò)IP版圖進(jìn)軍云端市場 Cadence收購Evatronix IP業(yè)務(wù)

益華電腦(Cadence Design Systems， Inc.)宣布，欲收購 Evatronix SA SKA的 IP事業(yè)，納入快速擴(kuò)大的IP版圖中。Evatronix總部位于波蘭，提供通過芯片驗(yàn)證的IP產(chǎn)品陣容，包括公認(rèn)的 USB 2.0 /3.0、顯示器、MIPI與儲存控

電子設(shè)計自動化
2013-05-21

NI IP EV CADENCE
Cadence Incisive Enterprise Simulator將低功耗驗(yàn)證效率提升30%

21ic訊 Cadence設(shè)計系統(tǒng)公司，近日推出新版本Incisive Enterprise Simulator，該版本將復(fù)雜SoC的低功耗驗(yàn)證效率提高了30%。13.1版的Cadence® Incisive® Enterprise Simulator致力于解決低功耗驗(yàn)證的問題，包

電子設(shè)計自動化
2013-05-14

CIS SIMULATOR 低功耗驗(yàn)證 CADENCE
Cadence Incisive Enterprise Simulator將低功耗驗(yàn)證效率提升30%

21ic訊 Cadence設(shè)計系統(tǒng)公司近日推出新版本Incisive Enterprise Simulator，該版本將復(fù)雜SoC的低功耗驗(yàn)證效率提高了30%。13.1版的Cadence® Incisive® Enterprise Simulator致力于解決低功耗驗(yàn)證的問題，包

電子設(shè)計自動化
2013-05-14

CIS SIMULATOR 低功耗驗(yàn)證 CADENCE
Cadence和GLOBALFOUNDRIES合作改進(jìn)20及14納米節(jié)點(diǎn)DFM簽收

全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ:CDNS)近日宣布，GLOBALFOUNDRIES已攜手Cadence®，為其20和14納米制程提供模式分類數(shù)據(jù)。GLOBALFOUNDRIES之所以采用Cadence模式分類和模式匹配解決方案，是因

消費(fèi)電子
2013-05-14

節(jié)點(diǎn) DFM GLOBALFOUNDRIES CADENCE
Cadence和格羅方德合作改進(jìn)20及14納米節(jié)點(diǎn)DFM簽收

益華電腦(Cadence Design Systems)宣布，晶圓代工業(yè)者格羅方德半導(dǎo)體(GLOBALFOUNDRIES)與該公司合作，為20nm與14nm制程提供樣式分析資料。GLOBALFOUNDRIES運(yùn)用Cadence樣式分類(Pattern Classification)與樣式比對(Pa

電子設(shè)計自動化
2013-05-13

節(jié)點(diǎn) 格羅方德 DFM CADENCE
Cadence和GLOBALFOUNDRIES合作改進(jìn)20及14納米節(jié)點(diǎn)DFM簽收

【中國，2013年5月13日】全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ:CDNS)近日宣布，GLOBALFOUNDRIES已攜手Cadence®，為其20和14納米制程提供模式分類數(shù)據(jù)。GLOBALFOUNDRIES之所以采用Cadence模式分類

電子設(shè)計自動化
2013-05-13

節(jié)點(diǎn) DFM GLOBALFOUNDRIES CADENCE
Cadence與GLOBALFOUNDRIES攜手改善20/14奈米DFM流程

益華電腦(Cadence Design Systems)宣布，晶圓代工業(yè)者格羅方德半導(dǎo)體(GLOBALFOUNDRIES)與該公司合作，為 20奈米與 14奈米制程提供樣式分析資料。GLOBALFOUNDRIES運(yùn)用Cadence樣式分類(Pattern Classification)與樣式比

模擬
2013-05-09

晶片 DFM GLOBALFOUNDRIES CADENCE
Cadence頻祭殺手锏 EDA業(yè)者戰(zhàn)況升級

在當(dāng)前可編程邏輯廠商謀求從可編程邏輯芯片供應(yīng)商向可編程邏輯系統(tǒng)商的轉(zhuǎn)型的階段，對EDA工具供應(yīng)商的要求將更高，如集成化和系統(tǒng)化程度越來越高、邏輯設(shè)計功能日趨復(fù)雜、對軟硬件驗(yàn)證流程效率有高度的要求等。鑒于日

電子設(shè)計自動化
2013-04-22

EDA 軟硬件邏輯設(shè)計 CADENCE
Cadence和臺積電簽訂長期協(xié)議，共同開發(fā)16納米FinFET技術(shù)

Cadence設(shè)計系統(tǒng)公司（Cadence Design Systems, Inc.）近日宣布與TSMC簽訂了一項長期合作協(xié)議，共同開發(fā)16納米FinFET技術(shù)，以其適用于移動、網(wǎng)絡(luò)、服務(wù)器和FPGA等諸多應(yīng)用領(lǐng)域。此次合作非常深入，開始于工藝制造的早

消費(fèi)電子
2013-04-10

臺積電 FINFET TSMC CADENCE
Cadence和TSMC為16納米FinFET開發(fā)設(shè)計架構(gòu)

Cadence設(shè)計系統(tǒng)公司4月9日宣布與TSMC簽訂了一項長期合作協(xié)議，共同開發(fā)16納米FinFET技術(shù)，以其適用于移動、網(wǎng)絡(luò)、服務(wù)器和FPGA等諸多應(yīng)用領(lǐng)域。此次合作非常深入，開始于工藝制造的早期階段，貫穿于設(shè)計分析至設(shè)計簽

消費(fèi)電子
2013-04-10

芯片設(shè)計 FINFET TSMC CADENCE
ARM攜手Cadence：開發(fā)基于TSMC 16納米FinFET的A57處理器

ARM和Cadence近日宣布合作細(xì)節(jié)，揭示其共同開發(fā)首款基于臺積電16納米FinFET制程的ARM®Cortex™-A57處理器，實(shí)現(xiàn)對16納米性能和功耗縮小的承諾。測試芯片是采用完整的Cadence RTL-to-signoff流程、 Cadence

消費(fèi)電子
2013-04-10

ARM 處理器 TSMC CADENCE
ARM攜手Cadence：開發(fā)基于TSMC 16納米FinFET的A57處理器

ARM

電子設(shè)計自動化
2013-04-10

ARM 處理器 TSMC CADENCE
Cadence和TSMC為16納米FinFET開發(fā)設(shè)計架構(gòu)

Cadence設(shè)計系統(tǒng)公司4月9日宣布與TSMC簽訂了一項長期合作協(xié)議，共同開發(fā)16納米FinFET技術(shù)，以其適用于移動、網(wǎng)絡(luò)、服務(wù)器和FPGA等諸多應(yīng)用領(lǐng)域。此次合作非常深入，開始于工藝制造的早期階段，貫穿于設(shè)計分析至設(shè)計簽

電子設(shè)計自動化
2013-04-10

FPGA FINFET TSMC CADENCE
IP市場格局變遷考驗(yàn)生態(tài)鏈合作國內(nèi)設(shè)計公司應(yīng)回歸基本功

Cadence于近日宣布以3.8億美元現(xiàn)金收購IP公司Tensilica(泰思立達(dá))，引起業(yè)界關(guān)注。約1個月前，Cadence簽訂收購印度Cosmic Circuits公司獲得USB、MIPI等高速接口的IP;收購Tensilica則將高速DSP內(nèi)核IP收入囊中。而去年

電子設(shè)計自動化
2013-04-08

賽靈思 EDA IP CADENCE
Cadence與ARM、臺積電攜手跨越16奈米FinFET障礙

Cadence與ARM、臺積電攜手跨越16奈米FinFET障礙

嵌入式動態(tài)
2013-04-07

ARM 臺積電 FINFET CADENCE
Cadence宣布收購Tensilica

Cadence Design Systems, Inc.日前宣布，其已就以約3億8千萬美元的現(xiàn)金收購在數(shù)據(jù)平面處理IP領(lǐng)域的領(lǐng)導(dǎo)者Tensilica, Inc.達(dá)成了一項最終協(xié)議。截至2012年12月31日，Tensilica擁有約3千萬美元的現(xiàn)金。在移動無線、

廠商動態(tài)
2013-03-13

子系統(tǒng) IP TENSILICA CADENCE
焦點(diǎn)：Cadence3.8億美元現(xiàn)金收購Tensilica

作為全球電子設(shè)計創(chuàng)新的領(lǐng)導(dǎo)者，Cadence Design Systems, Inc.宣布，其已就以約3億8千萬美元的現(xiàn)金收購在數(shù)據(jù)平面處理IP領(lǐng)域的領(lǐng)導(dǎo)者Tensilica, Inc.達(dá)成了一項最終協(xié)議。截至2012年12月31日，Tensilica擁有約3千萬美

消費(fèi)電子
2013-03-13

子系統(tǒng) IP TENSILICA CADENCE
Cadence宣布3億8千萬美元收購Tensilica

Cadence Design Systems, Inc.日前宣布，其已就以約3億8千萬美元的現(xiàn)金收購在數(shù)據(jù)平面處理IP供應(yīng)商Tensilica, Inc.達(dá)成了一項最終協(xié)議。截至2012年12月31日，Tensilica擁有約3千萬美元的現(xiàn)金。在移動無線、網(wǎng)絡(luò)基礎(chǔ)設(shè)

消費(fèi)電子
2013-03-13

子系統(tǒng) IP TENSILICA CADENCE

首頁上一頁 12 13 14 15 16 17 18 19 20 21 下一頁尾頁

CADENCE

Cadence Tempus時序簽收方案簡化和加速復(fù)雜IC開發(fā)

Cadence推出Tempus™時序簽收解決方案為設(shè)計收斂和簽收提供前所未有的性能和容量

再擴(kuò)IP版圖進(jìn)軍云端市場 Cadence收購Evatronix IP業(yè)務(wù)

Cadence Incisive Enterprise Simulator將低功耗驗(yàn)證效率提升30%

Cadence Incisive Enterprise Simulator將低功耗驗(yàn)證效率提升30%

Cadence和GLOBALFOUNDRIES合作改進(jìn)20及14納米節(jié)點(diǎn)DFM簽收

Cadence和格羅方德合作改進(jìn)20及14納米節(jié)點(diǎn)DFM簽收

Cadence和GLOBALFOUNDRIES合作改進(jìn)20及14納米節(jié)點(diǎn)DFM簽收

Cadence與GLOBALFOUNDRIES攜手改善20/14奈米DFM流程

Cadence頻祭殺手锏 EDA業(yè)者戰(zhàn)況升級

Cadence和臺積電簽訂長期協(xié)議，共同開發(fā)16納米FinFET技術(shù)

Cadence和TSMC為16納米FinFET開發(fā)設(shè)計架構(gòu)

ARM攜手Cadence：開發(fā)基于TSMC 16納米FinFET的A57處理器

ARM攜手Cadence：開發(fā)基于TSMC 16納米FinFET的A57處理器

Cadence和TSMC為16納米FinFET開發(fā)設(shè)計架構(gòu)

IP市場格局變遷考驗(yàn)生態(tài)鏈合作國內(nèi)設(shè)計公司應(yīng)回歸基本功

Cadence與ARM、臺積電攜手跨越16奈米FinFET障礙

Cadence宣布收購Tensilica

焦點(diǎn)：Cadence3.8億美元現(xiàn)金收購Tensilica

Cadence宣布3億8千萬美元收購Tensilica

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動

課程視頻