-
Cadence宣布收購Tensilica
· Tensilica公司的數(shù)據(jù)平面處理單元(DPUs)與Cadence公司的設(shè)計IP相結(jié)合，將為移動無線、網(wǎng)絡(luò)基礎(chǔ)設(shè)施、汽車信息娛樂和家庭應(yīng)用等各方面提供更優(yōu)化的IP解決方案。 · 作為業(yè)界標準處理器架構(gòu)的補充
-
提供更完整SoC解決方案 EDA廠商Cadence宣布收購Tensilica
2013年3月11日，加利福尼亞圣何塞 –Cadence Design Systems, Inc.宣布，其已就以約3億8千萬美元的現(xiàn)金收購在數(shù)據(jù)平面處理IP領(lǐng)域的領(lǐng)導(dǎo)者Tensilica, Inc.達成了一項最終協(xié)議。截至2012年12月31日，Tensilica擁有
-
Cadence宣布收購Tensilica
Tensilica公司的數(shù)據(jù)平面處理單元(DPUs)與Cadence公司的設(shè)計IP相結(jié)合，將為移動無線、網(wǎng)絡(luò)基礎(chǔ)設(shè)施、汽車信息娛樂和家庭應(yīng)用等各方面提供更優(yōu)化的IP解決方案。作為業(yè)界標準處理器架構(gòu)的補充，Tensilica公司的IP提供了
-
格羅方德/三星支援Cadence先進制程技術(shù)
益華電腦(Cadence)宣布主要晶圓廠夥伴中的兩家--三星電子晶圓代工部門(Samsung Foundry)與格羅方德(GLOBALFOUNDRIES)，可支援以20和14奈米先進制程設(shè)計為目標的嶄新Cadence客制/類比技術(shù)。這兩家晶圓廠將為最近導(dǎo)入的
-
Cadence發(fā)布USB3.0 VIP 可部署最新USB3.0協(xié)議擴展設(shè)計
近日，Cadence設(shè)計公司發(fā)布了用于新型USB SuperSpeed Inter-Chip規(guī)格的經(jīng)過生產(chǎn)驗證的VIP，使用戶可以充分驗證部署最新的USB3.0協(xié)議擴展的設(shè)計。這種SSIC規(guī)格結(jié)合MIPI聯(lián)盟物理界面(M-PHY)和適應(yīng)USB3.0的USB協(xié)議上層，
-
Cadence與GLOBALFOUNDRIES合作推20nm生產(chǎn)工藝技術(shù)
近日，Cadence設(shè)計系統(tǒng)公司宣布GLOBALFOUNDRIES已經(jīng)認證關(guān)鍵的Cadence技術(shù)，用于其20納米LPM技術(shù)的定制/模擬、數(shù)字和混合信號設(shè)計、實現(xiàn)和驗證。驗證涵蓋了Virtuoso和Encounter平臺，包括業(yè)界標準的SKILL工藝設(shè)計工具
-
擴張IP業(yè)務(wù) Cadence協(xié)議收購Cosmic Circuits
Cadence 設(shè)計系統(tǒng)公司近日宣布協(xié)議收購Cosmic Circuits 私人有限公司，這是一家領(lǐng)先的以模擬和混合信號IP為核心的公司。Cosmic Circuits提供在40nm和28nm工藝節(jié)點上經(jīng)過硅驗證的接口類及先進的混合信號IP解決方案，2
-
Cadence EDI助Avago 28nm網(wǎng)絡(luò)芯片設(shè)計性能提升57%
Cadence設(shè)計系統(tǒng)公司，日前宣布模擬界面元件領(lǐng)先供應(yīng)商Avago Technologies使用Cadence Encounter Digital Implementation(EDI)系統(tǒng)在其大型28納米網(wǎng)絡(luò)芯片設(shè)計中，大幅度加快了設(shè)計進度，提高了工程效率。Avago實現(xiàn)了
-
EDA廠商Cadence獲臺積電“客戶首選獎”
近日，在TSMC最近舉辦的Open Innovation Platform Ecosystem Forum上，EDA廠商Cadence因DRAM接口IP和技術(shù)方面的相關(guān)論文而獲得“客戶首選獎”。該論文圍繞DRAM存儲器當(dāng)前與未來的趨勢，以及推動其發(fā)展所需
-
Cadence獲得TSMC的“客戶首選獎”
全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司 (NASDAQ: CDNS)，在TSMC最近舉辦的Open Innovation Platform? Ecosystem Forum上因DRAM接口IP和技術(shù)方面的相關(guān)論文而獲得“客戶首選獎”。該論文圍繞DRAM存儲器當(dāng)前與未
-
融入Cadence驗證IP，Incisive 12.2 SoC驗證效率提高一倍
近日，Cadence設(shè)計系統(tǒng)公司公布了一個新版的尖端功能驗證平臺與方法學(xué)，擁有全套最新增強功能，與之前發(fā)布的版本相比，可將SoC驗證效率提高一倍。 全新Incisive版本融入了Cadence®驗證IP，用于SoC驗證，還有用于
-
Cadence最新Allegro/OrCAD 16.6 應(yīng)對PCB設(shè)計趨勢
近日，Cadence宣布推出最新版PCB解決方案Allegro/OrCAD 16.6。該公司中國區(qū)VAR&SPB部銷售經(jīng)理熊文表示，新版本在應(yīng)對PCB設(shè)計的小型化、高速化、智能化、以及提升團隊協(xié)同設(shè)計效率方面實現(xiàn)了長足的進步。“與Pro
-
ARM與Cadence流片首款面向三星工藝的14納米FinFET測試芯片
ARM與Cadence設(shè)計系統(tǒng)公司日前宣布流片首款14納米測試性片，應(yīng)用高性能ARM Cortex-A7處理器，這是ARM所推出的能耗效率最高的應(yīng)用處理器。該芯片使用完整的Cadence RTL-to-signoff流程進行設(shè)計，是首個面向三星14納米
-
ARM 14nm Cortex-A7測試芯片設(shè)計投入試產(chǎn)
14納米制程投入量產(chǎn)，不僅在全球半導(dǎo)體業(yè)界是項創(chuàng)舉，且意味功能更先進更低耗能的半導(dǎo)體將出現(xiàn)市場上，將進一步提升消費性電子產(chǎn)品的性能。ARM與益華電腦(Cadence Design Systems)今天宣布，第一個高效能ARM Cortex-
-
14奈米試產(chǎn)啟動！
ARM與Cadence合作FinFET晶片 ARM與益華電腦(Cadence Design Systems, Inc.)今天宣布，第一個高效能ARM Cortex-A7處理器的14奈米測試晶片設(shè)計實現(xiàn)投入試產(chǎn)，預(yù)計將生產(chǎn)出高效低功耗的ARM處理器，且藉由Cadence RTL-t
-
三星收購美國存儲軟件制造商Nvelo
12月17日消息，據(jù)國外媒體報道，三星宣布收購美國存儲軟件制造商Nvelo，以加強其存儲業(yè)務(wù)，但具體交易細節(jié)未對外公布。 Nvelo總部設(shè)在美國圣克拉拉市(Santa Clara)，成立僅有兩年的時間，主要開發(fā)數(shù)據(jù)緩存軟件。
-
中國IC設(shè)計業(yè)：深度廣度并行 重塑價值鏈
2012年就要翻頁了，每個產(chǎn)業(yè)的起伏或冷暖自知。我國IC設(shè)計業(yè)今年是有驚無險地渡過了“險灘”，成為其史上“最艱苦卻又持續(xù)進步”的一年。在最近舉辦的2012中國集成電路設(shè)計業(yè)年會暨重慶集成電路創(chuàng)新發(fā)展高峰論壇上，
-
EDA廠商Cadence助Renesas加速實現(xiàn)周期降低成本
近日，Cadence設(shè)計系統(tǒng)公司宣布Renesas微系統(tǒng)有限公司已采用Cadence Encounter RTL Compiler用于綜合實現(xiàn)，尤其是將復(fù)雜ASIC設(shè)計的芯片利用率提高了15%，面積減少了8.4%，加速了實現(xiàn)周期并降低了成本。Renesas微
-
Cadence將推最新汽車以太網(wǎng)設(shè)計IP和驗證IP(VIP)
近日，Cadence 設(shè)計系統(tǒng)公司宣布將很快推出業(yè)界首款用于最新的汽車以太網(wǎng)控制器的汽車以太網(wǎng)設(shè)計 IP 和 驗證 IP (VIP)。Cadence SOC 實現(xiàn)業(yè)務(wù)部門高級副總裁 Martin Lund 表示：“相比于以前使用的、與昂貴、低
-
EDA工具商致力提供整套方案
在過去的5年里，中國的IC設(shè)計業(yè)迅速發(fā)展，加速跟進國際IC設(shè)計業(yè)步伐。我們注意到，業(yè)界早期重點關(guān)注低功耗設(shè)計解決方法，目前擴展到模擬和數(shù)字混合信號設(shè)計集成方法，同時進一步關(guān)注20nm以及小于20nm先進節(jié)點的高性能
