-
如何發(fā)現(xiàn)并解決FPGA設(shè)計中的時序問題
耗費(fèi)數(shù)月精力做出的設(shè)計卻無法滿足時序要求，這確實(shí)非常令人傷心。然而，試圖正確地對設(shè)計進(jìn)行約束以保證滿足時序要求的過程幾乎同樣令人費(fèi)神。找到并確定時序約束本身通常也是非常令人頭痛的問題。時序問題的惱人之
-
如何發(fā)現(xiàn)并解決FPGA設(shè)計中的時序問題
如何發(fā)現(xiàn)并解決FPGA設(shè)計中的時序問題
-
使用基于圖形的物理綜合加快FPGA設(shè)計時序收斂
傳統(tǒng)的綜合技術(shù)越來越不能滿足當(dāng)今采用 90 納米及以下工藝節(jié)點(diǎn)實(shí)現(xiàn)的非常大且復(fù)雜的 FPGA 設(shè)計的需求了。問題是傳統(tǒng)的 FPGA 綜合引擎是基于源自 ASIC 的方法,如底層規(guī)劃、區(qū)域內(nèi)優(yōu)化 (IPO,In-place Optimization) 以
-
派睿電子攜手Altera，助工程師提升FPGA設(shè)計能力
電子元器件分銷商派睿電子日前宣布其姊妹公司Farnell-Newark與Altera公司簽署亞太地區(qū)分銷協(xié)議，在中國大陸、香港、臺灣地區(qū)、新加坡、印尼、馬來西亞、菲律賓、越南、泰國、文萊、老撾、緬甸、柬埔寨和印度等國家和
-
派睿電子攜手Altera，助力中國電子設(shè)計工程師提升FPGA設(shè)計能力
電子元器件分銷商派睿電子日前宣布其姊妹公司Farnell-Newark與Altera 公司簽署亞太地區(qū)分銷協(xié)議，在中國大陸、香港、臺灣地區(qū)、新加坡、印尼、馬來西亞、菲律賓、越南、泰國、文萊、老撾、緬甸、柬埔寨和印度等國家和
-
采用FPGA設(shè)計SDH設(shè)備時鐘
介紹了一種采用FPGA設(shè)計的SDH設(shè)備時鐘的構(gòu)成及設(shè)計原理；并給出了相關(guān)的測試結(jié)果；測試結(jié)果表明該SDH設(shè)備時鐘完全滿足ITU-T G.813建議規(guī)范的各項時鐘指標(biāo)要求。
-
一種擴(kuò)頻通信調(diào)制器的FPGA設(shè)計與仿真
一種擴(kuò)頻通信調(diào)制器的FPGA設(shè)計與仿真
-
FPGA設(shè)計開發(fā)中應(yīng)用仿真技術(shù)解決故障的方法
FPGA設(shè)計開發(fā)中應(yīng)用仿真技術(shù)解決故障的方法
-
設(shè)計技術(shù)問答：FPGA設(shè)計的安全性考量
本文以提問的形式講述了FPGA設(shè)計安全性考量
-
設(shè)計技術(shù)問答：FPGA設(shè)計的安全性考量
本文以提問的形式講述了FPGA設(shè)計安全性考量
-
設(shè)計技術(shù)問答：FPGA設(shè)計的安全性考量
設(shè)計技術(shù)問答：FPGA設(shè)計的安全性考量
-
在采用FPGA設(shè)計DSP系統(tǒng)中仿真的重要性
仿真是所有系統(tǒng)成功開發(fā)的基礎(chǔ)。通過在不同條件、參數(shù)值和輸入情況下對系統(tǒng)進(jìn)行高級行為仿真，工程師可以迅速找到、分離并糾正系統(tǒng)的設(shè)計問題。因為在這一階段，比較容易區(qū)分設(shè)計問題和編程問題。通過在系統(tǒng)級工作，設(shè)計人員可以確定這一階段的問題是來自設(shè)計缺陷，而不是編程問題。此外，在信號處理系統(tǒng)設(shè)計中使用基于模型的方法大大縮短了“錯誤診斷延遲”時間——從設(shè)計中出現(xiàn)錯誤到發(fā)現(xiàn)錯誤并分離錯誤的時間。
