FPGA設(shè)計(jì)

關(guān)注人關(guān)注

我要報(bào)錯(cuò)

BBC R&D采用賽靈思FPGA設(shè)計(jì)全新攝相機(jī)后背

21ic訊賽靈思公司（Xilinx, Inc.）和 BBC R&D在美國(guó)廣播電視設(shè)備展 (NAB) 共同展出一種能夠通過(guò)互聯(lián)網(wǎng)協(xié)議 (IP) 網(wǎng)絡(luò)傳輸專業(yè)質(zhì)量視頻的原型攝像機(jī)后背(Stagebox)。BBC R&D Stagebox 可以安裝在任何廣播質(zhì)量級(jí)攝像機(jī)

電子設(shè)計(jì)自動(dòng)化
2012-04-20

FPGA設(shè)計(jì) 相機(jī) 賽靈思 BBC
直接擴(kuò)頻通信同步系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)

摘要：對(duì)直接擴(kuò)頻通信同步系統(tǒng)進(jìn)行了研究，使用PN碼作為擴(kuò)頻序列，利用其良好的自相關(guān)性，提出一種新式的滑動(dòng)相關(guān)法使收發(fā)端同步，并給出該系統(tǒng)的FPGA實(shí)現(xiàn)方法。利用ISE 10．1開(kāi)發(fā)軟件仿真驗(yàn)證，證明此方法可以提高運(yùn)

通信技術(shù)
2012-04-13

擴(kuò)頻通信 BSP 直接擴(kuò)頻 FPGA設(shè)計(jì)
直接擴(kuò)頻通信同步系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)

摘要：對(duì)直接擴(kuò)頻通信同步系統(tǒng)進(jìn)行了研究，使用PN碼作為擴(kuò)頻序列，利用其良好的自相關(guān)性，提出一種新式的滑動(dòng)相關(guān)法使收發(fā)端同步，并給出該系統(tǒng)的FPGA實(shí)現(xiàn)方法。利用ISE 10．1開(kāi)發(fā)軟件仿真驗(yàn)證，證明此方法可以提高運(yùn)

數(shù)字電源
2012-04-11

擴(kuò)頻通信 BSP 直接擴(kuò)頻 FPGA設(shè)計(jì)
采用WCDMA速率適配算法的FPGA設(shè)計(jì)

采用WCDMA速率適配算法的FPGA設(shè)計(jì)

嵌入式教程
2012-04-06

WCDMA BSP FPGA設(shè)計(jì)
對(duì)FPGA設(shè)計(jì)進(jìn)行編程并不困難

硬件設(shè)計(jì)者已經(jīng)開(kāi)始在高性能DSP的設(shè)計(jì)中采用FPGA技術(shù)，因?yàn)樗梢蕴峁┍然赑C或者單片機(jī)的解決方法快上10-100倍的運(yùn)算量。以前，對(duì)硬件設(shè)計(jì)不熟悉的軟件開(kāi)發(fā)者們很難發(fā)揮出FPGA的優(yōu)勢(shì)，而如今基于C語(yǔ)言的方法可以讓

數(shù)字電源
2012-04-03

時(shí)鐘編程 BSP FPGA設(shè)計(jì)
對(duì)FPGA設(shè)計(jì)進(jìn)行編程并不困難

對(duì)FPGA設(shè)計(jì)進(jìn)行編程并不困難

嵌入式教程
2012-04-03

時(shí)鐘編程 BSP FPGA設(shè)計(jì)
基于FPGA+DSP導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)

1 引言隨著同防工業(yè)對(duì)精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號(hào)處理器的功能越來(lái)越復(fù)雜，硬件規(guī)模越來(lái)越大．處理速度也越來(lái)越高．而且產(chǎn)品的更新速度

電子設(shè)計(jì)自動(dòng)化
2012-03-28

DSP 信號(hào)處理觸發(fā)器 FPGA設(shè)計(jì)
基于FPGA+DSP雷達(dá)導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)

1 引言隨著同防工業(yè)對(duì)精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號(hào)處理器的功能越來(lái)越復(fù)雜，硬件規(guī)模越來(lái)越大．處理速度也越來(lái)越高．而且產(chǎn)品的更新速度

電子設(shè)計(jì)自動(dòng)化
2012-03-28

DSP 信號(hào)處理雷達(dá)導(dǎo)引頭 FPGA設(shè)計(jì)
基于FPGA+DSP導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)

1 引言隨著同防工業(yè)對(duì)精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號(hào)處理器的功能越來(lái)越復(fù)雜，硬件規(guī)模越來(lái)越大．處理速度也越來(lái)越高．而且產(chǎn)品的更新速度

數(shù)字電源
2012-03-26

DSP 信號(hào)處理觸發(fā)器 FPGA設(shè)計(jì)
基于FPGA+DSP雷達(dá)導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)

1 引言隨著同防工業(yè)對(duì)精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號(hào)處理器的功能越來(lái)越復(fù)雜，硬件規(guī)模越來(lái)越大．處理速度也越來(lái)越高．而且產(chǎn)品的更新速度

數(shù)字電源
2012-03-26

DSP 信號(hào)處理雷達(dá)導(dǎo)引頭 FPGA設(shè)計(jì)
28nm時(shí)代，F(xiàn)PGA設(shè)計(jì)取決于應(yīng)用需求

如今FPGA已進(jìn)入到28 nm時(shí)代，在28 nm時(shí)代FPGA的容量足以滿足整個(gè)系統(tǒng)所需，節(jié)省了功率元件和存儲(chǔ)器。但是，工藝工程師、電路設(shè)計(jì)人員、芯片設(shè)計(jì)人員和規(guī)劃人員必須一起協(xié)同工作，才能在越來(lái)越困難的技術(shù)環(huán)境中進(jìn)一步

電子設(shè)計(jì)自動(dòng)化
2012-03-15

Altera FPGA 系統(tǒng)設(shè)計(jì) FPGA設(shè)計(jì)
影響FPGA設(shè)計(jì)中時(shí)鐘因素的探討

時(shí)鐘是整個(gè)電路最重要、最特殊的信號(hào)，系統(tǒng)內(nèi)大部分器件的動(dòng)作都是在時(shí)鐘的跳變沿上進(jìn)行, 這就要求時(shí)鐘信號(hào)時(shí)延差要非常小, 否則就可能造成時(shí)序邏輯狀態(tài)出錯(cuò)；因而明確FPGA設(shè)計(jì)中決定系統(tǒng)時(shí)鐘的因素，盡量較小時(shí)鐘的

電子設(shè)計(jì)自動(dòng)化
2012-03-13

時(shí)鐘狀態(tài)機(jī) BSP FPGA設(shè)計(jì)
大型FPGA設(shè)計(jì)中的多時(shí)鐘設(shè)計(jì)策略

利用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過(guò)程中最重要的一步是確定要

電子設(shè)計(jì)自動(dòng)化
2012-03-07

時(shí)鐘 BSP HZ FPGA設(shè)計(jì)
直接擴(kuò)頻通信同步系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)

摘要：對(duì)直接擴(kuò)頻通信同步系統(tǒng)進(jìn)行了研究，使用PN碼作為擴(kuò)頻序列，利用其良好的自相關(guān)性，提出一種新式的滑動(dòng)相關(guān)法使收發(fā)端同步，并給出該系統(tǒng)的FPGA實(shí)現(xiàn)方法。利用ISE 10．1開(kāi)發(fā)軟件仿真驗(yàn)證，證明此方法可以提高運(yùn)

電子設(shè)計(jì)自動(dòng)化
2012-02-19

擴(kuò)頻通信 BSP 直接擴(kuò)頻 FPGA設(shè)計(jì)
FPGA設(shè)計(jì)開(kāi)發(fā)中應(yīng)用仿真技術(shù)解決故障的方法

本文針對(duì)FPGA實(shí)際開(kāi)發(fā)過(guò)程中，出現(xiàn)故障后定位困難、反復(fù)修改代碼編譯時(shí)間過(guò)長(zhǎng)、上板后故障解決無(wú)法確認(rèn)的問(wèn)題，提出了一種采用仿真的方法來(lái)定位、解決故障并驗(yàn)證故障解決方案?？梢源蟠蟮墓?jié)約開(kāi)發(fā)時(shí)間，提高開(kāi)發(fā)效率

電子設(shè)計(jì)自動(dòng)化
2012-02-17

仿真技術(shù) BUG BSP FPGA設(shè)計(jì)
直接擴(kuò)頻通信同步系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)

摘要：對(duì)直接擴(kuò)頻通信同步系統(tǒng)進(jìn)行了研究，使用PN碼作為擴(kuò)頻序列，利用其良好的自相關(guān)性，提出一種新式的滑動(dòng)相關(guān)法使收發(fā)端同步，并給出該系統(tǒng)的FPGA實(shí)現(xiàn)方法。利用ISE 10．1開(kāi)發(fā)軟件仿真驗(yàn)證，證明此方法可以提高運(yùn)

數(shù)字電源
2012-02-16

擴(kuò)頻通信 BSP 直接擴(kuò)頻 FPGA設(shè)計(jì)
FPGA設(shè)計(jì)時(shí)需要注意的內(nèi)容

FPGA設(shè)計(jì)時(shí)需要注意的內(nèi)容

嵌入式教程
2012-02-14

引腳差分信號(hào) I/O FPGA設(shè)計(jì)
FPGA設(shè)計(jì)中常用的低功耗技術(shù)

結(jié)合采用低功耗元件和低功耗設(shè)計(jì)技術(shù)在目前比以往任何時(shí)候都更有價(jià)值。隨著元件集成更多功能，并越來(lái)越小型化，對(duì)低功耗的要求持續(xù)增長(zhǎng)。當(dāng)把可編程邏輯器件用于低功耗應(yīng)用時(shí)，限制設(shè)計(jì)的低功耗非常重要。本文將討論

電子設(shè)計(jì)自動(dòng)化
2012-02-03

元件低功耗電流 FPGA設(shè)計(jì)
（常見(jiàn)問(wèn)題）賽靈思推出首批加速7系列FPGA設(shè)計(jì)生產(chǎn)力和系統(tǒng)集成的設(shè)計(jì)平臺(tái)

1. 賽靈思今天發(fā)布了什么消息？賽靈思在 DesignCon 2012 展會(huì)上推出面向 28nm 7 系列 FPGA 的目標(biāo)設(shè)計(jì)平臺(tái)——3 款最新開(kāi)發(fā)套件，其中包括Kintex®-7 FPGA KC705 評(píng)估套件、Virtex®-7 FPGA VC707

廠商動(dòng)態(tài)
2012-02-01

FPGA 系統(tǒng)集成 FPGA設(shè)計(jì) 賽靈思
JavaCard指令處理器的FPGA設(shè)計(jì)

JavaCard指令處理器的FPGA設(shè)計(jì)

嵌入式教程
2012-01-28

處理器 JAVA CARD FPGA設(shè)計(jì)

首頁(yè) 上一頁(yè) 1 2 3 4 5 6 7 8 9 10 下一頁(yè) 尾頁(yè)

FPGA設(shè)計(jì)

BBC R&D采用賽靈思FPGA設(shè)計(jì)全新攝相機(jī)后背

直接擴(kuò)頻通信同步系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)

直接擴(kuò)頻通信同步系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)

采用WCDMA速率適配算法的FPGA設(shè)計(jì)

對(duì)FPGA設(shè)計(jì)進(jìn)行編程并不困難

對(duì)FPGA設(shè)計(jì)進(jìn)行編程并不困難

基于FPGA+DSP導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)

基于FPGA+DSP雷達(dá)導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)

基于FPGA+DSP導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)

基于FPGA+DSP雷達(dá)導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)

28nm時(shí)代，F(xiàn)PGA設(shè)計(jì)取決于應(yīng)用需求

影響FPGA設(shè)計(jì)中時(shí)鐘因素的探討

大型FPGA設(shè)計(jì)中的多時(shí)鐘設(shè)計(jì)策略

直接擴(kuò)頻通信同步系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)

FPGA設(shè)計(jì)開(kāi)發(fā)中應(yīng)用仿真技術(shù)解決故障的方法

直接擴(kuò)頻通信同步系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)

FPGA設(shè)計(jì)時(shí)需要注意的內(nèi)容

FPGA設(shè)計(jì)中常用的低功耗技術(shù)

（常見(jiàn)問(wèn)題）賽靈思推出首批加速7系列FPGA設(shè)計(jì)生產(chǎn)力和系統(tǒng)集成的設(shè)計(jì)平臺(tái)

JavaCard指令處理器的FPGA設(shè)計(jì)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門(mén)活動(dòng)

課程視頻