PCB

撓干擾性PCB電路材料

撓性電路材料　　隨著電子產(chǎn)品日新月異的迅猛發(fā)展，對(duì)電子組裝技術(shù)提出了一個(gè)又一個(gè)嚴(yán)峻的挑戰(zhàn)。為了能夠迎合電子技術(shù)的發(fā)展，人們?cè)陔娮咏M裝技術(shù)上進(jìn)行了大膽的創(chuàng)新，在此背景下一種含有精致導(dǎo)線、采用薄薄的、柔順

高速PCB EMC設(shè)計(jì)（2）

3.1 走線的高頻特性PCB上的走線是有阻抗、電容和電感特性的。在高頻情況下，印刷線路板上的走線、過(guò)孔、電阻、電容、接插件的分布電感與電容等不可忽略。電容的分布電感不可忽略，電感的分布電容不可忽略。電阻會(huì)產(chǎn)生

PCB布線六大原則

1 電源、地線的處理 既使在整個(gè)PCB板中的布線完成得都很好，但由于電源、地線的考慮不周到而引起的干擾，會(huì)使產(chǎn)品的性能下降，有時(shí)甚至影響到產(chǎn)品的成功率。所以對(duì)電、地線的布線要認(rèn)真對(duì)待，把電、地線所產(chǎn)生的噪

Allegro PCB Layout幾個(gè)小技巧

以Cadence SPB16.2為例1. 布局中, Allegro導(dǎo)入全部封裝后, 選擇move, 移動(dòng)個(gè)別元件確信能移動(dòng)了.在Orcad里用鼠標(biāo)圈選若干元件,一個(gè)block,或一個(gè)page, 再切到Allegro, 一拖鼠標(biāo). 嘿,剛選的元件都被拖出來(lái)了,爽吧. 選一

漫談開(kāi)關(guān)電源PCB設(shè)計(jì)原則及走線技巧

PCB焊接缺陷的三個(gè)原因

造成PCB焊接缺陷的因素有以下三個(gè)方面的原因：1、翹曲產(chǎn)生的焊接缺陷PCB和元器件在焊接過(guò)程中產(chǎn)生翹曲，由于應(yīng)力變形而產(chǎn)生虛焊、短路等缺陷。翹曲往往是由于PCB的上下部分溫度不平衡造成的。對(duì)大的PCB,由于板自 身重

PCB設(shè)計(jì)中的電源噪聲對(duì)策

電源本身所固有的阻抗所導(dǎo)致的分布噪聲。高頻電路中，電源噪聲對(duì)高頻信號(hào)影響較大。因此，首先需要有低噪聲的電源。干凈的地和干凈的電源是同樣重要的；共模場(chǎng)干擾。指的是電源與接地之間的噪聲，它是因?yàn)槟硞€(gè)

PCB屏蔽

屏蔽就是對(duì)兩個(gè)空間區(qū)域之間進(jìn)行金屬的隔離，以控制電場(chǎng)、磁場(chǎng)和電磁波由一個(gè)區(qū)域?qū)α硪粋€(gè)區(qū)域的感應(yīng)和輻射。具體講，就是用屏蔽體將元部件、電路、組合件、電纜或整個(gè)系統(tǒng)的干擾源包圍起來(lái)，防止干擾電磁場(chǎng)向外擴(kuò)散

Protel 99 SE高頻PCB設(shè)計(jì)的研究

隨著電子技術(shù)的進(jìn)步, PCB (印制電路板)的復(fù)雜程度、適用范圍有了飛速的發(fā)展。從事高頻PCB的設(shè)計(jì)者必須具有相應(yīng)的基礎(chǔ)理論知識(shí),同時(shí)還應(yīng)具有豐富的高頻PCB的制作經(jīng)驗(yàn)。也就是說(shuō),無(wú)論是原理圖的繪制,還是PCB 的設(shè)計(jì),都

混合信號(hào)PCB設(shè)計(jì)注意點(diǎn)

PCB Layout中的阻抗匹配與0歐姆電阻

TI SDI傳輸方案

摘要由于SDI 的高清晰度、傳輸實(shí)時(shí)性等優(yōu)勢(shì)，最初應(yīng)用于專業(yè)視頻廣播領(lǐng)域，近年來(lái)正越來(lái)越多的被安防領(lǐng)域所采用。但由于SDI 的數(shù)據(jù)傳輸數(shù)據(jù)率高，存儲(chǔ)數(shù)據(jù)量大等特性，對(duì)部

PCB Layout PROTEL到ALLEGRO的轉(zhuǎn)換技術(shù)

在PCB設(shè)計(jì)等過(guò)程中，由于不同軟件平臺(tái)之間的數(shù)據(jù)或文件格式不同，常常需要借助其他的工具進(jìn)行平臺(tái)或文件格式的轉(zhuǎn)換，本文我們將為大家介紹從Protel到ALLEGRO的轉(zhuǎn)換技巧。 1．Protel 原理圖到Cadence Design Systems,

PCB水平電鍍技術(shù)介紹

一、概述 隨著微電子技術(shù)的飛速發(fā)展，印制電路板制造向多層化、積層化、功能化和集成化方向迅速的發(fā)展。促使印制電路設(shè)計(jì)大量采用微小孔、窄間距、細(xì)導(dǎo)線進(jìn)行電路圖形的構(gòu)思和設(shè)計(jì)，使得印制電路板制造技術(shù)難度更高，

DesignSpark PCB的”Library Manager” 簡(jiǎn)介

概覽DesignSpark PCB的Library Manager是能讓用家：->以2D形式原理圖符號(hào)及PCB符號(hào)->以3D形式觀看元器件->建立新的數(shù)據(jù)庫(kù)(Library)->建立、修改、刪除原理圖符號(hào)、PCB符號(hào)及元器件->插入更多更新數(shù)據(jù)庫(kù) 今次這篇教學(xué)

高速PCB設(shè)計(jì)中串音的控制（二）

Allegro PCB設(shè)計(jì)DRC錯(cuò)誤代碼匯總

DRC錯(cuò)誤代碼代碼相關(guān)對(duì)象說(shuō)明單一字符代碼LLine走線PPin元件腳VVia貫穿孔KKeep in/out允許區(qū)域/禁止區(qū)域CComponent元件層級(jí)EElectrical Constraint電氣約束JT-Junction呈現(xiàn)T形的走線IIsland Form被Pin或Via圍成的負(fù)片

防止PCB被解密的技巧

1、磨片，用細(xì)砂紙將芯片上的型號(hào)磨掉。對(duì)于偏門(mén)的芯片比較管用，對(duì)常用芯片來(lái)說(shuō)，小偷們只要猜出個(gè)大概功能，查一下哪些管腳接地、接電源很容易就對(duì)照出真實(shí)的芯片了；2、封膠，用那種凝固后象石頭一樣的膠(如粘鋼材

開(kāi)關(guān)電源PCB排版基本要點(diǎn)

摘要：開(kāi)關(guān)電源PCB排版是開(kāi)發(fā)電源產(chǎn)品中的一個(gè)重要過(guò)程。許多情況下，一個(gè)在紙上設(shè)計(jì)得非常完美的電源可能在初次調(diào)試時(shí)無(wú)法正常工作，原因是該電源的PCB排版存在著許多問(wèn)題．詳細(xì)討論了開(kāi)關(guān)電源PCB排版的基本要點(diǎn)，并

三種快速動(dòng)態(tài)響應(yīng)的VRM拓?fù)浞治霰容^

1　引言 隨著半導(dǎo)體技術(shù)的不斷進(jìn)步和集成技術(shù)的發(fā)展，微處理器的集成度越來(lái)越高。為了獲得高效率，微處理器的驅(qū)動(dòng)電壓呈低壓化走勢(shì)。從原來(lái)的3.3V降到1.8V～1.1V左右，