-
Altera助客戶啟動14nm Stratix 10 FPGA和SoC設計
21ic訊 Altera公司今年早些時候宣布了早期客戶基準測試結果獲得成功，在此基礎上，今天發(fā)布面向Stratix® 10 FPGA和SoC的早期試用設計軟件，這是業(yè)界第一款針對14-nm FPGA的設計軟件。客戶現(xiàn)在可以啟動自己的Str
-
面對SoC設計挑戰(zhàn) Intel積極響應
在國際測試大會上，英特爾公司副總裁兼副總經(jīng)理Gadi Singer在題為“應對頻譜納米技術和千兆復雜性的挑戰(zhàn)”的演講中指出，從1940年以來，每立方英尺MIPS或每磅MI
-
“復雜半導體IP之戰(zhàn)”中印再度對決，誰是勝者？
【導讀】“復雜半導體IP之戰(zhàn)”中印再度對決，誰是勝者？ 未來對半導體IP的需求呈現(xiàn)與日俱增之勢，其發(fā)展為中國及印度半導體設計服務行業(yè)提供了新的發(fā)展機會。那么，日后誰將會在這場“復雜半導體IP戰(zhàn)”中
-
實現(xiàn)“即插即用”的SoC設計！SoC總線標準添加新規(guī)范
【導讀】實現(xiàn)“即插即用”的SoC設計！SoC總線標準添加新規(guī)范 開放核協(xié)議國際合作(OCP-IP)組織發(fā)布了據(jù)稱將提升系統(tǒng)級芯片(SoC)性能的OPC 2.2規(guī)范。OCP-IP旨在為IP核接口提供通用標準，實現(xiàn)“即插即用”的SoC設
-
無線SOC設計 90納米及65納米需求攀升
【導讀】無線SOC設計 90納米及65納米需求攀升 包括3G手機在內的各種新興電子產(chǎn)品，已加快系統(tǒng)單芯片（SoC）的需求。臺灣聯(lián)電（UMC）透過與EDA、IP等業(yè)者的合作，已在尖端90納米及65納米制程方面，協(xié)助客戶
-
MIPS科技與其合作伙伴加速基于Android™設備的SoC設計
【導讀】為數(shù)字消費、家庭網(wǎng)絡、無線、通信和商業(yè)應用提供業(yè)界標準處理器架構與內核的領先廠商美普思科技公司（MIPS Technologies， Inc）今天宣布，與針對音頻、視頻、圖形和安全功能的聯(lián)網(wǎng)數(shù)字家庭主要IP領先供應商
-
富士通率先將28nm帶給中國高端SoC設計業(yè)者
【導讀】在日前于重慶舉辦的“中國集成電路設計業(yè)2012年會暨重慶集成電路跨越發(fā)展高峰論壇”上，富士通半導體又一次帶來驚喜，率先將已經(jīng)量產(chǎn)的成熟28nm先進工藝和設計服務帶給中國高端SoC設計業(yè)者。 摘要： 在日
-
基于開源微處理器OR1200的嵌入式SoC設計
RISC是一種執(zhí)行較少類型計算機指令的微處理器，起源于80 年代的MIPS主機(即RISC 機)，RISC機中采用的微處理器統(tǒng)稱RISC處理器。這樣一來，它能夠以更快的速度執(zhí)行操作(每秒執(zhí)
-
探析SOC設計驗證方法
1、引言在片上系統(tǒng)的設計與實現(xiàn)中，驗證這一環(huán)節(jié)日益重要，整個過程中花在驗證的時間比重越來越大，主要原因在于隨著SOC 芯片復雜度的提高，驗證的規(guī)模也成指數(shù)級的增加。
-
LEON3處理器動態(tài)圖像邊緣檢測的SoC設計
摘要：針對LEON3開源軟核處理器具有高性能，高可靠性等特征，構建了一個基于LEON3的動態(tài)圖像邊緣檢測SoC。文中采用局部熵邊緣檢測算法，將圖像采集，邊緣檢測和圖像顯示三個部分封裝設計為IP核，通過APB總線嵌入到LE
-
本土半導體IP行業(yè)動蕩 融合、變革不可避免
【導讀】作為半導體產(chǎn)業(yè)的后來者，中國在知識產(chǎn)權(IP)管理、使用、保護等方面的經(jīng)驗并不豐富，但是這絲毫沒有阻礙政府與企業(yè)對IP的重視。 作為半導體產(chǎn)業(yè)的后來者，中國在知識產(chǎn)權(IP)管理、使用、保護等方面的經(jīng)
-
形勢嚴峻 本土半導體IP行業(yè)面臨變革
作為半導體產(chǎn)業(yè)的后來者，中國在知識產(chǎn)權(IP)管理、使用、保護等方面的經(jīng)驗并不豐富，但是這絲毫沒有阻礙政府與企業(yè)對IP的重視。事實上，這種重視已經(jīng)從呼吁階段邁向了具體實施，信息產(chǎn)業(yè)部電子信息產(chǎn)品管理司司長肖
-
智原科技采用Cadence數(shù)字實現(xiàn)與驗證解決方案
Cadence設計系統(tǒng)公司近日宣布，位于臺灣新竹的智原科技 (Faraday Technology Corp.) 通過采用Cadence®完整的工具流程，已成功完成該公司最大型的SoC (系統(tǒng)單芯片) 項目開發(fā)，該項目是用于4G基站的3億門芯片設計。
-
智原科技采用Cadence數(shù)字實現(xiàn)與驗證解決方案
全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司（NASDAQ: CDNS）今天宣布，位于臺灣新竹的智原科技 (Faraday Technology Corp.) 通過采用Cadence®完整的工具流程，已成功完成該公司最大型的SoC (系統(tǒng)單芯片) 項目
-
智原科技采用Cadence數(shù)字實現(xiàn)與驗證解決方案
全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司布，位于臺灣新竹的智原科技 (Faraday Technology Corp.) 通過采用Cadence?完整的工具流程，已成功完成該公司最大型的SoC (系統(tǒng)單芯片) 項目開發(fā)，該項目是用于4G基站的
-
賽靈思Zynq-7000 SoC設計可嵌入Spansion閃存
Spansion 公司近日宣布，Spansion FL-S系列串行外設接口(SPI)閃存與 Spansion ML-G1 系列 SLC NAND 閃存已獲得賽靈思閃存設備認證，可用于 Zynq-7000 全可編程SoC系列產(chǎn)品的配置與數(shù)據(jù)存儲。賽靈思Zynq-7000 SoC 是首
-
新思另辟蹊徑搶占SoC設計市場
2013年，眾多業(yè)者將針對移動設備系統(tǒng)單芯片(SoC)市場火力持續(xù)加強。移動設備為同時追求更多的功能、更低的耗電，系統(tǒng)設備制造商紛紛采用單芯片(SoC)處理器。不過，由于SoC硬件規(guī)格日趨復雜、軟件數(shù)量急速上升，加上產(chǎn)
-
Cadence為復雜SoC設計縮短時序收斂時程
在加速復雜IC開發(fā)更容易的當下，益華電腦(Cadence Design Systems, Inc.)發(fā)表 Tempus 時序 Signoff解決方案(Timing Signoff Solution)，這是嶄新的靜態(tài)時序分析與收斂工具，精心設計讓系統(tǒng)晶片(System-on-Chip，SoC)
-
Cadence為復雜SoC設計縮短時序收斂時程
在加速復雜IC開發(fā)更容易的當下，益華電腦(Cadence Design Systems, Inc.)發(fā)表 Tempus 時序 Signoff解決方案(Timing Signoff Solution)，這是嶄新的靜態(tài)時序分析與收斂工具，精心設計讓系統(tǒng)晶片(System-on-Chip，SoC)
-
28nm制程助攻 FPGA朝3D IC及SoC設計演進
FPGA正朝3D IC及SoC設計形式演進。得益于28納米先進制程所帶來的低功耗、小尺寸優(yōu)勢，F(xiàn)PGA不僅已能整合處理器核心，朝SoC方案演進，藉此提升整合度及產(chǎn)品性能，更可實現(xiàn)多種異質元件整合的3D IC，將有助開發(fā)人員設計
