-
Virtex-5FPGA設(shè)計Gbps無線通信技術(shù)基站
本文基于Virtex-5FPGA設(shè)計面向未來移動通信標準的Gbps無線通信基站系統(tǒng)，具有完全的可重配置性，可以完成MIMO、OFDM及LDPC等復(fù)雜信號處理算法，實現(xiàn)1Gbps速率的無線通信。引
-
基于OpenCL標準的FPGA設(shè)計
在可編程技術(shù)發(fā)展的最初階段，可編程能力出現(xiàn)了兩個極端。一個極端的代表是單核CPU和DSP單元。這些器件使用含有一系列可執(zhí)行指令的軟件來進行編程。對于編程人員，在概念上以連續(xù)的方式來開發(fā)這些指令，而高級處理器
-
在FPGA設(shè)計中，時序就是全部
當你的FPGA設(shè)計不能滿足時序要求時，原因也許并不明顯。解決方案不僅僅依賴于使用FPGA的實現(xiàn)工具來優(yōu)化設(shè)計從而滿足時序要求，也需要設(shè)計者具有明確目標和診斷/隔離時序
-
美高森美Libero SoC v11.4軟件 提升FPGA設(shè)計生產(chǎn)率
美高森美公司(Microsemi Corporation) 宣布推出最新11.4版本Libero系統(tǒng)級芯片(SoC)綜合設(shè)計軟件，用于開發(fā)美高森美最新一代FPGA產(chǎn)品。美高森美新型Libero SoC v11.4用于獲獎的SmartFusion2™ SoC FPGA和IGLOO2
-
基于多種EDA工具的FPGA設(shè)計
摘要：介紹了利用多種EDA工具進行FPGA設(shè)計的實現(xiàn)原理及方法，其中包括設(shè)計輸入、綜合、功能仿真、實現(xiàn)、時序仿真、配置下載等具體內(nèi)容。并以實際操作介紹了整個FPGA的設(shè)計流
-
專家支招：如何快速解決隔離FPGA設(shè)計中的錯誤
如果您的FPGA設(shè)計無法綜合或者沒能按預(yù)期在開發(fā)板上正常工作，原因往往不明，要想在數(shù)以千計的RTL和約束源文件中找出故障根源相當困難，而且很多這些文件還可能是其他設(shè)計人
-
通過FPGA設(shè)計安全的高級輔助駕駛系統(tǒng)
隨著道路上汽車數(shù)量的增加，我們需要更多的技術(shù)來進一步減少交通事故。過去幾年，基于雷達和攝像機的新系統(tǒng)功能的出現(xiàn)使駕駛更加安全。很多高級輔助駕駛系統(tǒng)(ADAS)應(yīng)用，如自動巡航控制、道路偏離報警、交通信號標志
-
低功耗FPGA設(shè)計技術(shù)
一、前言隨著系統(tǒng)功率預(yù)算的不斷緊縮，迫切需要新型低功率元器件。對通信基礎(chǔ)設(shè)施而言，電路板冷卻、機箱體積小型化以及系統(tǒng)可靠性在系統(tǒng)設(shè)計中都起著重要的作用。對e-應(yīng)用，電池壽命、熱耗散和小體積尺寸是主要的設(shè)
-
降低FPGA設(shè)計的功耗是一種協(xié)調(diào)和平衡藝術(shù)
目前許多終端市場對可編程邏輯器件設(shè)計的低功耗要求越來越苛刻。工程師們在設(shè)計如路由器、交換機、基站及存儲服務(wù)器等通信產(chǎn)品時，需要密度更大、性能更好的FPGA，但滿足功耗要求已成為非常緊迫的任務(wù)。而在消費電子
-
采用FPGA設(shè)計智能能源系統(tǒng)
智能電網(wǎng)的目標是更高效的管理電力傳送，以滿足我們?nèi)找嬖鲩L的能源需求。但是在實現(xiàn)的道路上會遇到一些困難。不斷發(fā)展的標準。高可靠性要求。低成本實現(xiàn)。雙向通信以支持實時傳輸。復(fù)雜的電能監(jiān)視和控制。通用性要求
-
GPS C／A碼發(fā)生器的仿真研究與FPGA設(shè)計
摘要：全球定位系統(tǒng)(Global Positioning System，GPS)能夠向全球范圍內(nèi)的用戶提供全天候的高精度導(dǎo)航、定位和授時服務(wù)，在軍用和民用領(lǐng)域得到了廣泛的應(yīng)用。以GPS系統(tǒng)的測距碼粗碼C/A碼為研究對象，在深入研究C/A碼
-
如何快速解決隔離FPGA設(shè)計中的錯誤
如果您的FPGA設(shè)計無法綜合或者沒能按預(yù)期在開發(fā)板上正常工作，原因往往不明，要想在數(shù)以千計的RTL和約束源文件中找出故障根源相當困難，而且很多這些文件還可能是其他設(shè)計人員編寫的?？紤]到FPGA設(shè)計迭代和運行時間的
-
萊迪思iCEstick評估套件以低成本和低功耗加速FPGA設(shè)計
萊迪思半導(dǎo)體公司近日宣布推出iCEstick評估套件，一款易于使用、帶有USB接口、拇指大小的開發(fā)板，可以讓工程師和系統(tǒng)架構(gòu)師迅速評估和開發(fā)基于萊迪思 iCE40 mobile FPGA系列的移動設(shè)備解決方案，iCE40 mobile FPGA
-
運用智能的調(diào)試和綜合技術(shù)隔離FPGA設(shè)計中的錯誤
如果您的FPGA設(shè)計無法綜合或者沒能按預(yù)期在開發(fā)板上正常工作，原因往往不明，要想在數(shù)以千計的RTL和約束源文件中找出故障根源相當困難，而且很多這些文件還可能是其他設(shè)計人員編寫的。考慮到FPGA設(shè)計迭代和運行時間的
-
FPGA設(shè)計小Tips：如何正確使用FPGA的時鐘資源
把握DCM、PLL、PMCD和MMCM知識是穩(wěn)健可靠的時鐘設(shè)計策略的基礎(chǔ)。賽靈思在其FPGA中提供了豐富的時鐘資源，大多數(shù)設(shè)計人員在他們的FPGA設(shè)計中或多或少都會用到。不過對FPGA設(shè)計新手來說，什么時候用DCM、PLL、PMCD和MM
-
美高森美System Builder設(shè)計工具用于SmartFusion2 SoC FPGA設(shè)計
美高森美公司(Microsemi Corporation) 宣布SmartFusion2 SoC FPGA用戶現(xiàn)在可以獲益于其新近發(fā)布的系統(tǒng)創(chuàng)建器(System Builder)設(shè)計工具。System Builder是Libero System-on-Chip (SoC)設(shè)計環(huán)境版本11.0中的功能強大的
-
美高森美發(fā)布用于SoC FPGA設(shè)計的System Builder設(shè)計工具
21ic訊 美高森美公司（Microsemi Corporation）宣布SmartFusion®2 SoC FPGA用戶現(xiàn)在可以獲益于其新近發(fā)布的系統(tǒng)創(chuàng)建器(System Builder)設(shè)計工具。System Builder是Libero System-on-Chip (SoC)設(shè)計環(huán)境版本11
-
如何選擇滿足FPGA設(shè)計需求的工藝？
FPGA在系統(tǒng)中表現(xiàn)出的特性是由芯片制造的半導(dǎo)體工藝決定的，當然它們之間的關(guān)系比較復(fù)雜。過去，在每一節(jié)點會改進工藝的各個方面，每一新器件的最佳工藝選擇是尺寸最小的最新工藝。現(xiàn)在，情況已不再如此。取而代之的
-
萊迪思最新FPGA設(shè)計軟件 實現(xiàn)功耗、空間和成本目標
萊迪思半導(dǎo)體公司昨日宣布推出其最佳的FPGA邏輯設(shè)計軟件Lattice Diamond® v2.2軟件，以及 iCEcube2™(v2013-03)軟件，該軟件的設(shè)計環(huán)境針對iCE40™器件系列。這些新推出的軟件支持新增加到萊迪思的超低
-
FPGA設(shè)計風(fēng)格經(jīng)驗談
在進行FPGA設(shè)計時，有很多需要我們注意的地方。具有好的設(shè)計風(fēng)格才能做出好的設(shè)計產(chǎn)品，這一點是毋庸置疑的。那么，接下來，小編就帶大家一起來看看，再進行FPGA設(shè)計時，我們都要注意哪些呢?一.命名風(fēng)格：1不要用關(guān)鍵
