CADENCE

關注人關注

我要報錯

Cadence設計工具力助意法半導體成功流片20nm測試芯片

Cadence設計系統(tǒng)公司日前宣布其已助STMicroelectronics的一款20納米測試芯片成功流片，采用定制模擬與數(shù)字方法學，實現(xiàn)20納米高級工藝節(jié)點的混合信號SoC設計。兩家公司的工程師緊密合作開發(fā)技術，使用含有Cadence En

模擬
2012-06-06

意法半導體芯片 CADENCE IP
Cadence宣布已助力一款20納米測試芯片成功流片

全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ: CDNS)，日前宣布其已助力STMicroelectronics的一款20納米測試芯片成功流片，采用定制模擬與數(shù)字方法學，實現(xiàn)20納米高級工藝節(jié)點的混合信號SoC設計。兩家公司的

消費電子
2012-06-05

混合信號芯片 CADENCE IP
Cadence宣布已助力一款20納米測試芯片成功流片

全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ: CDNS)，日前宣布其已助力STMicroelectronics的一款20納米測試芯片成功流片，采用定制模擬與數(shù)字方法學，實現(xiàn)20納米高級工藝節(jié)點的混合信號SoC設計。兩家公司的

電子設計自動化
2012-06-05

混合信號芯片 CADENCE IP
Cadence宣布已助力一款20納米測試芯片成功流片

全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ: CDNS)，日前宣布其已助力STMicroelectronics的一款20納米測試芯片成功流片，采用定制模擬與數(shù)字方法學，實現(xiàn)20納米高級工藝節(jié)點的混合信號SoC設計。兩家公司的

電子設計自動化
2012-06-04

混合信號芯片 CADENCE IP
Nufront第三代處理器采用Cadence接口IP解決方案

全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司 (NASDAQ: CDNS)，日前宣布Nufront(新岸線)的NS115芯片組采用了Cadence可配置的DDR3/3L/LPDDR2存儲控制器與硬化PHY IP核，應用于其雙核ARM Cortex –A9移動應用處理

電子設計自動化
2012-05-24

處理器接口 CADENCE IP
Nufront第三代處理器采用Cadence接口IP解決方案

全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司 (NASDAQ: CDNS)，日前宣布Nufront(新岸線)的NS115芯片組采用了Cadence可配置的DDR3/3L/LPDDR2存儲控制器與硬化PHY IP核，應用于其雙核ARM Cortex –A9移動應用處理器。

消費電子
2012-05-24

處理器接口 CADENCE IP
Protel到Allegro/CCT格式轉(zhuǎn)換

當今IT產(chǎn)業(yè)的發(fā)展日新月異，對硬件設備的要求也越來越高，硬件設計師們面臨如何設計高速高密度PCB的難題。常言道，工欲善其事，必先利其器，這也是越來越多的設計師放棄低端的PCB設計工具，進而選擇Cadence等公司提供

電子設計自動化
2012-05-08

器件 Protel ALLEGRO CADENCE
Cadence談32/28/20nm制程現(xiàn)狀

Cadence指出，在32/28納米制程上還有很大的成長空間，隨著市場對于高階制程需求若渴，2012年轉(zhuǎn)入28納米制程腳步會逐漸加快，而2013年更將是20納米制程生產(chǎn)的起飛元年。綜觀全球市場，對這些晶片產(chǎn)品的需求分布非常平

電子設計自動化
2012-04-11

晶片光學 AMBA CADENCE
采用Cadence數(shù)字技和和SMIC 40nm生產(chǎn)工藝IC設計參考流程

全球電子設計創(chuàng)新領先企業(yè) Cadence 設計系統(tǒng)公司（NASDAQ: CDNS）近日宣布，全球領先的晶圓廠之一中國中芯國際集成電路制造有限公司（SMIC）推出一款采用 Cadence Encounter 數(shù)字技術和 SMIC 40納米生產(chǎn)工藝的低功耗

電子設計自動化
2012-04-11

IC設計 COUNTER CADENCE
Cadence 低功耗、高端節(jié)點數(shù)字技術應用于SMIC 40納米參考流程

SMIC 發(fā)布40納米參考流程面向當今高端設備的低功耗芯片加州圣荷塞2012年4月10日電 /美通社亞洲/ -- 全球電子設計創(chuàng)新領先企業(yè) Cadence 設計系統(tǒng)公司（NASDAQ: CDNS）今天宣布，全球領先的晶圓廠之一中國中芯國際

模擬
2012-04-11

低功耗節(jié)點 IC CADENCE
中芯國際: Cadence低功耗、高端節(jié)點數(shù)字…

加州圣荷塞2012年4月10日電 /美通社亞洲/ --全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司（NASDAQ: CDNS）今天宣布，全球領先的晶圓廠之一中國中芯國際[0.40 2.56%]集成電路制造有限公司（SMIC）推出一款采用Cadenc

模擬
2012-04-11

中芯國際低功耗節(jié)點 CADENCE
32/28/20奈米制程現(xiàn)況

洪綺君 Cadence指出，在32/28奈米制程上還有很大的成長空間，隨著市場對于高階制程需求若渴，2012年轉(zhuǎn)入28奈米制程腳步會逐漸加快，而2013年更將是20奈米制程生產(chǎn)的起飛元年。綜觀全球市場，對這些晶片產(chǎn)品的需

模擬
2012-04-10

晶片光學 AMBA CADENCE
Cadence PCB設計解決方案

復雜的物理和電氣規(guī)則，高密度的元器件布局，以及更高的高速技術要求，這一切都增加了當今PCB設計的復雜性，不管是在設計過程的哪一個階段，設計師都需要能夠輕松地定義，管理和確認簡單的物理/間距規(guī)則，以及至關重

電子設計自動化
2012-04-01

布線 PCB設計 ORCAD CADENCE
在高版本linux中安裝 cadence ic5.0/5033

[安裝]：我使用的是已經(jīng)解壓縮到硬盤上的安裝文件，分別在CDROM1和CDROM2目錄下。1：首先查看系統(tǒng)上是否安裝了"ncompress"工具，在shell里面輸入rpm -q -l ncompress 如果還沒裝的話到網(wǎng)上找一個"ncompress-4.2.

電子設計自動化
2012-03-30

Linux IC BSP CADENCE
在高版本linux中安裝 cadence ic5.0/5033

[安裝]：我使用的是已經(jīng)解壓縮到硬盤上的安裝文件，分別在CDROM1和CDROM2目錄下。1：首先查看系統(tǒng)上是否安裝了"ncompress"工具，在shell里面輸入rpm -q -l ncompress 如果還沒裝的話到網(wǎng)上找一個"ncompress-4.2.

數(shù)字電源
2012-03-28

Linux IC BSP CADENCE
在高版本linux中安裝 cadence ic5.0/5033

在高版本linux中安裝 cadence ic5.0/5033

嵌入式軟件
2012-03-28

Linux IC BSP CADENCE
Cadence去年營收增長23%

Cadence設計系統(tǒng)公司長期以來一直強調(diào)為當?shù)乜蛻艉秃献骰锇榉盏某兄Z，公司今日宣布其擴大后的上海辦事處正式啟用，該辦事處包括300多名銷售、研發(fā)及技術支持員工。格科微、芯原微電子等到場祝賀。 Cadence總裁

消費電子
2012-03-27

半導體中芯國際 CADENCE
Cadence的Virtuoso平臺高級定制化設計簡介

大型多領域模擬混合信號(AMS)系統(tǒng)在電子行業(yè)中越來越常見，此類設計必須同時滿足進度和準確度要求，從而給設計工程師帶來了極大的挑戰(zhàn)。本文介紹了一種結合自上而下和自下而上的方法來實現(xiàn) “中間相遇，可有效地

電子設計自動化
2012-03-12

工程師模型 VIRTUOSO CADENCE
Cadence提供新一代Encounter RTL-to-GDSII流程

全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司日前宣布推出最新版Cadence Encounter RTL-to-GDSII流程，面向高性能千兆級設計，包括在20納米最新技術節(jié)點上的新設計。這種最新的RTL-to-GDSII設計、實現(xiàn)與簽收流程是與

測試測量
2012-03-09

COUNTER RTL SYSTEM CADENCE
Cadence的Virtuoso平臺的高級定制化設計介紹

大型多領域模擬混合信號(AMS)系統(tǒng)在電子行業(yè)中越來越常見，此類設計必須同時滿足進度和準確度要求，從而給設計工程師帶來了極大的挑戰(zhàn)。本文介紹了一種結合自上而下和自下而上的方法來實現(xiàn) “中間相遇”，

電子設計自動化
2012-03-07

模型 BSP VIRTUOSO CADENCE

首頁上一頁 17 18 19 20 21 22 23 24 25 26 下一頁尾頁

CADENCE

Cadence設計工具力助意法半導體成功流片20nm測試芯片

Cadence宣布已助力一款20納米測試芯片成功流片

Cadence宣布已助力一款20納米測試芯片成功流片

Cadence宣布已助力一款20納米測試芯片成功流片

Nufront第三代處理器采用Cadence接口IP解決方案

Nufront第三代處理器采用Cadence接口IP解決方案

Protel到Allegro/CCT格式轉(zhuǎn)換

Cadence談32/28/20nm制程現(xiàn)狀

采用Cadence數(shù)字技和和SMIC 40nm生產(chǎn)工藝IC設計參考流程

Cadence 低功耗、高端節(jié)點數(shù)字技術應用于SMIC 40納米參考流程

中芯國際: Cadence低功耗、高端節(jié)點數(shù)字…

32/28/20奈米制程現(xiàn)況

Cadence PCB設計解決方案

在高版本linux中安裝 cadence ic5.0/5033

在高版本linux中安裝 cadence ic5.0/5033

在高版本linux中安裝 cadence ic5.0/5033

Cadence去年營收增長23%

Cadence的Virtuoso平臺高級定制化設計簡介

Cadence提供新一代Encounter RTL-to-GDSII流程

Cadence的Virtuoso平臺的高級定制化設計介紹

相關標簽

關注此標簽的用戶(人)

熱門活動

課程視頻