CADENCE

關注124人關注

我要報錯

Cadence滿足汽車業(yè)ISO 26262標準交付行業(yè)首套全面的TCL1技術文檔

TÜV SÜD完成審計并確認Cadence數(shù)字和模擬工具流達到可信使用標準，適用于ASIL A級到ASIL D級項目2016年10月27日，美國加州圣何塞訊——Cadence公司(N

汽車電子
2016-10-28

cadence iso 汽車業(yè)
Cadence發(fā)布DSP內核新產品，“最適合神經網絡”

美國鏗騰電子科技有限公司(Cadence Design Systems)發(fā)布了用于計算機視覺及圖像處理的DSP內核新產品“Tensilica Vision P6 DSP”。與現(xiàn)有產品“Tensilica

嵌入式新聞
2016-05-10

內核 DSP 神經網絡新品發(fā)布 cadence
持續(xù)25年的革新!Cadence 推出全新一代Virtuoso平臺

內容提要：· 新一代Virtuoso 模擬設計環(huán)境(ADE)，助力工程師探索、分析并驗證是否達到設計目標，確保周期內設計目標的一致性· Virtuoso版圖工具在大型芯片版圖設計中的縮放、平移及圖形生成方面的性能

模擬
2016-04-13

模擬驗證 ade工具 cadence
Cadence工具獲臺積電7納米早期設計及10納米芯片生產認證

楷登電子(美國 Cadence 公司，NASDAQ: CDNS)今日宣布，用于10納米FinFET工藝的數(shù)字、定制/模擬和簽核工具通過臺積電(TSMC)V1.0設計參考手冊(DRM)及SPICE認證。Cadence 和臺積電為共有客戶認證設計工具，開發(fā)最新流程

電子設計自動化
2016-03-22

臺積電 7nm 10nm cadence
Cadence全新Modus方案可將SoC測試時間縮短近3倍

Cadence Design System, Inc.(現(xiàn)已正式更名為楷登電子)日前宣布推出全新Modus測試解決方案。該方案助設計工程師將產品測試時間縮短最高三倍，從而降低生產測試成本，進一步提高硅產品利潤率。新一代測試解決方案采

電子設計自動化
2016-03-17

modus soc測試 cadence
Cadence 正式推出 HiFi Integrator Studio 音頻軟件框架

楷登電子(美國Cadence公司)日前正式發(fā)布全新音頻軟件框架 —— Cadence HiFi Integrator Studio。Cadence HiFi Integrator Studio可以和基于Tensilica HiFi DSP的系統(tǒng)級芯片(SoCs)協(xié)同使用，助力 OEM及應用開發(fā)者進一步縮短產品上市時間。同期發(fā)布的產品還包括首款可以與安卓工作室開發(fā)平臺集成的硬件。在日前召開的2016年世界移動通信大會上，Cadence演示了 “OK Google” 語音觸發(fā)功能，以及音頻播放功能與安卓工作室和Realtek ALC5677的集成。

消費電子
2016-03-09

SoC hifi 音頻框架 cadence
Cadence Modus測試解決方案可將系統(tǒng)級芯片測試時間縮短三倍

Cadence Design System, Inc.(現(xiàn)已正式更名為楷登電子，NASDAQ：CDNS)今日宣布推出全新Modus™測試解決方案。該方案助設計工程師將產品測試時間縮短最高三倍，從而降低生產測試成本，進一步提高硅產品利潤率。新

電子設計自動化
2016-02-22

系統(tǒng)級芯片 cadence
Cadence發(fā)布完整數(shù)字與簽核參考流程用于Imagination Technologies公司PowerVR Series7 GPU

Cadence設計系統(tǒng)公司(NASDAQ: CDNS)今日宣布，正式交付完整的數(shù)字與簽核參考流程，用于Imagination Technologies (IMG.L)公司PowerVR Series7圖形處理單元(GPU)。采用此高度集成的Cadence® 參考流程，550萬實例的

電子設計自動化
2016-02-02

imagination powervr 數(shù)字與簽核參考流程 series7 cadence
Cadence 榮獲卓越職場研究所“大中華區(qū)最佳職場”

Cadence Design System, Inc. (現(xiàn)已正式更名為楷登電子，NASDAQ：CDNS)今日宣布，正式獲頒卓越職場研究所(Great Place to Work® Institute)“大中華區(qū)最佳職場”。憑借充滿活力的企業(yè)文化不斷激發(fā)員工

廠商文章
2015-12-17

DNS BSP CADENCE DESIGN
Cadence 發(fā)布Palladium Z1企業(yè)級仿真平臺開創(chuàng)數(shù)據中心級硬件仿真加速新時代

技術要點：· Palladium Z1是 Cadence全新推出的企業(yè)級硬件仿真加速平臺，帶來超過5倍的仿真吞吐量，平均工作負載效率較直接競爭對手提升 2.5 倍· 數(shù)據中心級仿真擴展能力，可實現(xiàn)從 IP 塊到系統(tǒng)級芯片

電子設計自動化
2015-12-07

數(shù)據中心硬件仿真 ADI CADENCE
那些年，EDA三大巨頭之間的恩怨情仇

說到IC Design就離不開EDA TOOLS。IC設計中EDA工具的日臻完善已經使工程師完全擺脫了原先手工操作的蒙昧期。IC設計向來就是EDA工具和人腦的結合。隨著IC不斷向高集成度、高速度、低功耗、高性能發(fā)展，沒有高可靠性的

充電吧
2015-11-14

EDA CANDENCE CADENCE RCS
Imagination任命業(yè)內資深人士領導不斷擴展的中國業(yè)務

中國區(qū)總經理劉國軍(James Liu)將在這一重要戰(zhàn)略地區(qū)推動公司的下一輪業(yè)務增長Imagination Technologies (IMG.L)宣布任命業(yè)內資深人士劉國軍先生(James Liu)為中國區(qū)總經理

嵌入式新聞
2015-08-21

聯(lián)想中國半導體 CADENCE IMAGINATION
展訊使用Cadence Innovus設計實現(xiàn)系統(tǒng)加速設計效率

益華電腦(Cadence Design Systems, Inc.)宣布，展訊通訊(上海)公司(Spreadtrum Communications (Shanghai) Co., Ltd.,)運用全新的 Cadence Innovus 設計實現(xiàn)系統(tǒng)，大幅縮短

嵌入式硬件
2015-04-21

展訊嵌入式開發(fā) cadence
展訊采用Cadence Innovus設計,實現(xiàn)系統(tǒng)加速設計效率

Cadence宣布，展訊通信(上海)有限公司采用全新的Cadence Innovus設計實現(xiàn)系統(tǒng)，大幅縮短了數(shù)百萬級的28納米IP模塊的周轉時間(TAT)，同時達成其功耗、性能和面積的(PPA)目標。相比于使用其原先的方案，Innovus方案極

電子設計自動化
2015-03-17

innovus cadence
Cadence 發(fā)布 Innovus設計實現(xiàn)系統(tǒng)

Cadence發(fā)布Cadence Innovus設計實現(xiàn)系統(tǒng)，這是新一代的物理設計實現(xiàn)解決方案，使系統(tǒng)芯片(system-on-chip，SoC)開發(fā)人員能夠在加速上市時間的同時交付最佳功耗、性能和面積(PPA)指標的的設計。Innovus設計實現(xiàn)系統(tǒng)

電子設計自動化
2015-03-17

SoC innovus cadence
展訊采用Cadence Innovus設計實現(xiàn)系統(tǒng)加速設計效率

Cadence(Cadence Design Systems, Inc.)今天宣布，展訊通信(上海)有限公司(Spreadtrum Communications (Shanghai) Co., Ltd., )采用全新的Cadence® Innovus™ 設計實現(xiàn)系統(tǒng)，大幅縮短了數(shù)百萬級的28納米I

廠商文章
2015-03-11

展訊 cadence
Cadence推出Innovus設計實現(xiàn)系統(tǒng) 周轉時間減少最高達10倍

·經過產品驗證的10%～20% PPA提升·業(yè)界首個大規(guī)模并行運算解決方案，實現(xiàn)前所未有的運行速度和設計容量·支持先進的16/14/10納米FinFET和成熟的制程節(jié)點·新一代的平臺更具易用性且大幅度

電子設計自動化
2015-03-11

SoC innovus cadence
燦芯半導體運用Cadence數(shù)字設計實現(xiàn)和Signoff工具提升了4個SoC設計項目的質量并縮短了上市時間

Cadence今天宣布燦芯半導體(Brite Semiconductor Corporation)運用Cadence® 數(shù)字設計實現(xiàn)和signoff工具，完成了4個28nm系統(tǒng)級芯片(SoC)的設計，相比于先前的設計工具，使其產品上市時間縮短了3周。通過使用Cade

廠商文章
2015-03-02

signoff cadence
円星科技采用Cadence VIP縮短2.5倍的驗證時間

美國加州2015年2月4日，全球電子設計創(chuàng)新領導廠商Cadence(Cadence Design Systems)今天宣布，專業(yè)芯片IP供應商円星科技(M31 Technology)采用Cadence的驗證IP(VIP)產品，與手動的測試平臺結果相比,不但縮短了2.5倍的

廠商文章
2015-02-09

驗證 cadence
Cadence為ARM高端移動IP套件提供完整的解決方案

ARM與Cadence合作，幫助設計人員使用ARM Cortex-A72處理器、ARM Mali-T880 GPU及ARM CoreLink CCI-500系統(tǒng)IP實現(xiàn)更快速的產品上市時間Cadence(Cadence Design Systems, Inc.)與ARM今天宣布，合作推出一個完整的系統(tǒng)

電子設計自動化
2015-02-04

ARM ip套件 cadence

首頁上一頁 1 2 3 4 5 6 7 8 9 10 下一頁尾頁

tianxing008
caoqing
ddb_21ic
asd1006461468
wangshujun
瞎折騰
DESERT134
wx85105157
hebin.en
zhao2673
Kevion_lin
海中水
WRB9609
Blueshadow1002
sure5556382
li1874
grantwen
21ic小喇叭
zyj9490
fansi

CADENCE

Cadence滿足汽車業(yè)ISO 26262標準交付行業(yè)首套全面的TCL1技術文檔

Cadence發(fā)布DSP內核新產品，“最適合神經網絡”

持續(xù)25年的革新!Cadence 推出全新一代Virtuoso平臺

Cadence工具獲臺積電7納米早期設計及10納米芯片生產認證

Cadence全新Modus方案可將SoC測試時間縮短近3倍

Cadence 正式推出 HiFi Integrator Studio 音頻軟件框架

Cadence Modus測試解決方案可將系統(tǒng)級芯片測試時間縮短三倍

Cadence發(fā)布完整數(shù)字與簽核參考流程用于Imagination Technologies公司PowerVR Series7 GPU

Cadence 榮獲卓越職場研究所“大中華區(qū)最佳職場”

Cadence 發(fā)布Palladium Z1企業(yè)級仿真平臺開創(chuàng)數(shù)據中心級硬件仿真加速新時代

那些年，EDA三大巨頭之間的恩怨情仇

Imagination任命業(yè)內資深人士領導不斷擴展的中國業(yè)務

展訊使用Cadence Innovus設計實現(xiàn)系統(tǒng)加速設計效率

展訊采用Cadence Innovus設計,實現(xiàn)系統(tǒng)加速設計效率

Cadence 發(fā)布 Innovus設計實現(xiàn)系統(tǒng)

展訊采用Cadence Innovus設計實現(xiàn)系統(tǒng)加速設計效率

Cadence推出Innovus設計實現(xiàn)系統(tǒng) 周轉時間減少最高達10倍

燦芯半導體運用Cadence數(shù)字設計實現(xiàn)和Signoff工具提升了4個SoC設計項目的質量并縮短了上市時間

円星科技采用Cadence VIP縮短2.5倍的驗證時間

Cadence為ARM高端移動IP套件提供完整的解決方案

相關標簽

關注此標簽的用戶(124人)

熱門活動

課程視頻